Cadence發表7奈米製程的擴展性Virtuoso先進節點平台

益華電腦(Cadence Design Systems, Inc.)宣布，推出可支援先進7奈米製程的全新Virtuoso先進節點平台(Advanced-Node Platform)。透過與早期採用7奈米FinFET製程的客戶共同合作，Cadence已運用創新功能來擴展Virtuoso客製化設計平台，以管理此先進節點製程所帶來的設計複雜度與製程效應。Cadence平台的升級能以通過驗證的結果支援所有主要的先進FinFET技術，並提升設計人員在7奈米製程的生產力。

為了因應7奈米設計的許多挑戰，Virtuoso先進節點平台可提供多種的布局功能，包括具備多重曝光顏色感知的先進編輯功能、FinFET網格、以及模組產生器(MODGEN)元件陣列。

此外，客戶可在其電路設計流程中利用變異性分析進行不同角落(corner)間的Monte Carlo模擬，藉由Spectre Accelerated Parallel Simulator、Virtuoso ADE產品套裝以及Virtuoso Schematic Editor來解決變異性問題。

聯發科技類比設計暨電路技術研發本部總經理吳慶杉表示，身為行動運算的領導廠商，需要最高效能、最低功耗、以及最高密度來實現創新的先進節點設計。

透過與Cadence堅強的合作與持續的夥伴關係，已開發並部署以Virtuoso先進節點平台為基礎的客製化設計方法論。藉由最近成功完成的投片設計，充分發揮了此平台專為克服7奈米製程挑戰所設計的許多獨特功能。

最新Virtuoso先進節點平台的四大重要功能包括，第一，多重曝光與顏色感知布局，可對多種全色彩的「多重曝光」客製化設計流程提供重要的新支援，這是7奈米製程的基本要求，可協助使用者提升其設計生產力。

第二，模組產生器(MODGEN)元件陣列，提供設計人員一套模組，這些模組是與重要夥伴緊密合作的共同開發成果，可提升設計人員的生產力並降低7奈米節點的布局複雜度。

第三，自動化FinFET佈線，提供自動化的FinFET網格佈線功能，以簡化7奈米所需的FinFET為基礎分色設計方法論。透過遵循7奈米製程限制，它可大幅簡化布局的建立，並將錯誤降低至最少，最多可縮短客製化數位與類比模塊50%的布局設計時間。以及變異性分析，可實現FinFET技術與high-sigma分析的高效能Monte Carlo模擬，有助於縮短高達10倍的整體模擬時間。

Cadence資深副總裁暨客製化IC與PCB部門總經理Tom Beckley表示，透過持續的創新以及與業界領導者共組策略夥伴關係，Cadence已強化在先進節點客製化設計工具領域的領導地位。

藉由與聯發科等客戶的擴展性合作，驗證了能夠大幅降低採用7奈米設計的額外負擔，以協助客戶開發出最佳的矽晶產品。目前已有許多客戶利用Virtuoso先進節點平台成功完成投片並實現可量產的設計。