III
Advantechline
 

英雄所見略同 台積 Intel 集中火力發展3D IC封裝

本次異質整合高峰論壇,共邀請12位來自國際一線大廠、政府及學術界的講者

隨著AI趨勢成形,大數據、雲端、資料中心、5G等成為顯學,各類高效能運算(HPC)晶片需求竄出,21世紀邁入「運算無所不在」的世代。半導體產業面對低延遲、低功耗、高頻寬以及更廣泛應用,隨著摩爾定律逐漸逼近物理極限,「異質整合」(Heterogeneous Integration)成為業界熱議話題,更開啟3D IC的嶄新世界。

SEMI國際半導體產業協會日前所舉辦的異質整合高峰論壇,邀請12位來自國際一線大廠、政府及學術界的講者,從先進封裝、設計、製造、矽光子、設備、材料等面向,分享前瞻策略,共同探討異質整合所帶來的技術變革與市場機會。其中,英特爾(Intel)與台積電兩大半導體產業龍頭同台,共同看好「3D IC封裝」的先進技術方向,成為此次最大亮點。

 點擊圖片放大觀看

Mr. Koushik Banerjee

Dr. Marvin Liao

英特爾封裝測試整合技術(Assembly and Test Technology Integration)副總裁Koushik Banerjee表示,在同一封裝上的異質整合,將可達到多重製程節點、多元矽智財(IP)、多功能、低功耗、高頻寬的目標。2019年下半英特爾預計推出首款3D封裝Foveros產品,便是結合其10奈米HPC晶片(chiplet)以及低功耗22奈米底層晶片(base die),最上層再整合記憶體進行系統封裝。英特爾更預期未來潛在的先進封裝技術方向,將是Foveros搭配嵌入式多晶片互連橋接(EMIB)的組合。

台積電在異質整合上的布局,也將持續升級2.5D IC封裝的CoWoS、InFO等「晶圓級」封裝製程的產品,推出SoIC、WoW(wafer-on-wafer)兩大3D晶圓堆疊技術。先進封裝技術暨服務副總經理廖德堆指出,台積電將正式進入3D IC封裝的新世代,其中SoIC基於Chip-on-Wafer概念,可異質整合一對多或是不同製程節點晶片,彈性較大;WoW則是整合兩片良率都很高的晶圓,將適用於同樣尺寸、成熟製程產品。

ATOTECH、科林研發(Lam Research)、矽品、矽格、益華電腦(Cadence)、弘塑集團等產業代表,工研院、工業局及台科大電子系特聘教授李三良皆從設備材料、測試角度切入,探討不同產業價值鏈在加速異質整合技術成熟所扮演之重要角色。

即將在9月18~20日登場的SEMICON Taiwan 2019國際半導體展,將於展會中聚焦下一波半導體發展關鍵的異質整合技術,包括3D IC,扇出型晶圓級(FOWLP) / 面板級(FOPLP)封裝、矽光子、Micro LED、化合物半導體、自動光學檢測、系統級測試(SLT)等,並且設有異質整合技術創新館,展出最新技術應用趨勢,同時期也將舉辦多場國際高峰論壇,聚焦系統級封測(SiP)、電子系統設計、智慧數據、智慧汽車等系列主題。

  •     按讚加入DIGITIMES智慧應用粉絲團
更多關鍵字報導: 英特爾 SEMI 台積電 IC封裝 半導體