report
活動+

Silicon Labs發表新時脈產品系列

  • 鄭斐文
Silicon Labs新時脈產品系列。

Silicon Labs(芯科科技)發布擴展其時脈產品系列,以滿足56G PAM-4 SerDes和新興112G串列應用對於高性能時脈的要求。

目前Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx等領先交換SoC、PHY、FPGA和ASIC製造商正逐漸轉移至56G PAM-4 SerDes技術,以支援更高頻寬的100G+乙太網路和光網路設計。為滿足56G SerDes參考時脈的嚴格要求,硬體開發人員通常需要100 fs(典型值)以下RMS相位抖動規範的時脈,這些設計通常也混用於CPU和系統時脈的其他頻率。

Silicon Labs為56G設計提供完全整合的時脈IC解決方案,該解決方案將SerDes、CPU和系統時脈整合至單一元件中。

Silicon Labs的新型時脈和振盪器產品滿足現今嚴格的56G SerDes要求、以及新興的112G串列SerDes設計需求,這些設計在未來的資料中心和通訊應用中將迅速發展。

Silicon Labs時脈產品資深行銷總監James Wilson表示,Silicon Labs的新型時脈產生器、抖動衰減器和VCXO/XO適用基於56G SerDes的最新100/200/400/600G通訊和資料中心設計。無論是設計同步或是自由運作的系統,Silicon Labs都能提供合適的超高性能時脈解決方案來滿足其56G SerDes應用需求。

Silicon Labs Si5391能從單一IC提供200/400/600G設計所需全部時脈頻率的時脈產生器,同時為56G SerDes參考時脈提供100 fs以下的RMS相位抖動性能。透過多達12個差動輸出,Si5391時脈提供頻率彈性的A/B/C/D等級選項,而精密校準P級選項可為56G SerDes設計中所需的主頻率提供優化的69 fs(典型值)規格RMS相位抖動性能。Si5391是一款100 fs以下「時脈樹單晶片」解決方案,設計旨在從同一IC合成所有輸出頻率,同時滿足56G PAM-4參考時脈抖動要求和容限。

Silicon Labs Si539x為超低抖動時脈,可滿足網路基礎設施的嚴格規範和高性能要求,可降低各種時脈應用的成本和複雜性。Si539x任意頻率抖動衰減時脈能夠產生任意輸入頻率和輸出頻率組合,同時提供90 fs RMS相位抖動。Si5395/4/2 P級元件則為56G/112G SerDes時脈應用提供69 fs RMS典型相位抖動。

新型Si56x Ultra Series VCXO和XO系列產品適用於需要超低抖動振盪器的下一代高性能時脈應用。Si56x VCXO/XO可客製化為高達3GHz的任意頻率,支援較先前Silicon Labs VCXO產品兩倍的操作頻率範圍,且抖動減半。Si56x振盪器採用業界標準的5mm x 7mm和3.2mm x 5mm封裝,輸出提供單路、雙路、四路和I2C可編程選項,與傳統XO、VCXO和VCSO相容並可直接替換。該系列元件的典型相位抖動低至90 fs。

Silicon Labs並提供Si54x Ultra Series XO系列產品。Si54x XO專為56G架構而設計,其依靠四階脈衝振幅調度(PAM-4)訊號進行串列資料傳輸,以增加每通道的位元速率,同時保持頻寬不變。使用Si54x XO作為低抖動參考時脈可最大限度的提高訊號雜訊比(SNR)容限,最大限度的減少誤碼並提高訊號完整性。Si54x系列產品典型相位抖動低至80 fs。

更多關鍵字報導: Silicon Labs 時脈