WDC完成開發第二代4-bits-per-cell 3D NAND架構

Western Digital宣布成功開發出第二代4-bits-per-cell 3D NAND架構。

Western Digital公司宣布已成功開發出第二代4-bits-per-cell 3D NAND架構。透過專為Western Digital 96層BiCS4產品導入的QLC技術，已成功開發出儲存容量高的單顆粒3D NAND，其單一儲存容量可提升至1.33 Tb(Terabits)。BiCS4是Western Digital與合作夥伴東芝記憶體(Toshiba Memory Corporation)於日本四日市合資設立之快閃記憶體製造廠區研發，目前已開始送樣，預計2018年量產出貨，並於旗下SanDisk品牌之消費性產品率先使用。Western Digital希望BiCS4應用能擴展至各種領域，由零售至企業級SSD市場。

Western Digital矽晶片技術與製造部門(Silicon Technology and Manufacturing)執行副總裁Siva Sivaram博士表示，藉由Western Digital在矽晶片處理、裝置工程和系統整合等方面的能力，QLC技術能提供16個不同單元閾值電壓來進行資料讀取和儲存。此次BiCS4 QLC是Western Digital以前一代，應用在64層BiCS3的QLC架構基礎上，優化而成的第二代4-bits-per-cell產品。

具備NAND產品中最佳內在成本結構之餘，更凸顯Western Digital在快閃記憶體創新技術開發的實力，能為客戶的資料進一步在零售、行動、嵌入式、客戶端及企業級等應用環境下持續發展。Western Digital預期此4-bits-per-cell技術將在上述所有應用中成為主流。