0件商品
高整合與高效能兼顧 先進封裝技術將朝WLSiP發展
DIGITIMES研究團隊
在智慧型手機、物聯網等終端產品朝高效能、低成本、低功耗，及小面積等產品要求發展情況下，晶圓代工業者雖依循摩爾定律(Moore's Law)朝16/14奈米，乃至次世代10奈米等先進製程持續投入研發。但在摩爾定律推進速放緩情況下，為滿足終端市場高整合與及時上市的要求下...
目錄
- 高整合與低功耗產品趨勢 先進封裝將扮演重要角色
- 三星以PoP技術為蘋果智慧型手機核心晶片提供封裝解決方案
- 台積電推出採矽中介層2.5D IC的CoWoS技術
- FPGA採用2.5D矽中介層整合方案
- AMD Radeon R9 Funy採2.5D技術結合高頻寬DRAM與GPU
- 台積電於先進封裝技術的布局
- 典型FOWLP製造流程
- FOWLP減少對載板的使用
- FOWLP的優點
- FOWLP產品規格朝多樣化發展
- 主要半導體廠的3D FOWLP解決方案與3D FOWLP之優點
- 三星推出ePoP解決方案
- 結合SiP FOWLP技術將朝向WLSiP發展
- 日月光SiP解決方案 高密度與極小化為重要發展方向
- 1970~2020年IC封裝技術藍圖發展與預測
相關報告
關鍵字
加入已選取到「關鍵字追蹤」
使用者登入
服務加入辦法
若想立刻加入付費"Research"會員，請洽詢
客服專線：
+886-02-87125398。(週一至週五工作日9:00~18:00)
客服信箱：
member@digitimes.com (一個工作日內將回覆您的來信)
- 追溯至2000年，洞察產業脈動
- 優質報告，助攻精準決策
- 八大主題，23產業頻道涵蓋
- 七大全球數據庫，掌握市場趨勢
