高度異質整合TSV 3D IC尚遠 2.5D中介層將成重要技術發展方向
隨智慧型手機與平板電腦等可攜式電子產品持續朝多功整合與節能省電方向發展,半導體產業技術除依循摩爾定律朝製程微縮以提供更小晶片面積與更低功耗技術方向外,包括系統級封裝(System in Chip;SiP)、層疊封裝(Package on Package;PoP)...
- 3D IC 定義
- SiP與TSV 3D IC特點比較
- 2008~2014年3D IC 技術藍圖
- High Performance Wide I/O DRAM與HMC比較
- 各項半導體產品採3D IC技術的優勢與技術障礙
- 透過矽中介層與微凸塊技術 2.5D大幅提升半導體產品效能
- 從2.5D到3D TSV 3D IC產品演化方向
- Wide I/O Memory將能大幅提升記憶體頻寬
- 2009~2013年IC製造跨入TSV 3D IC所面臨技術挑戰
- Panel Level Package得以解決矽中介層翹曲與不平整等問題
- 各類應用於異質整合中介層之比較
- 凸塊間距持續縮小 堆疊技術則由C to C轉變為C to W
- 異質整合TSV 3D IC產品無法推出的最大障礙:IC設計
- 發展3D IC技術 半導體產業鏈所面臨的課題
若想立刻加入付費"Research"會員,請洽詢
客服專線:
+886-02-87125398。(週一至週五工作日9:00~18:00)
客服信箱:
member@digitimes.com (一個工作日內將回覆您的來信)
- 追溯至2000年,洞察產業脈動
- 優質報告,助攻精準決策
- 八大主題,23產業頻道涵蓋
- 七大全球數據庫,掌握市場趨勢