電路設計錯誤的自動檢查與定位技術

線上研討會 8/12 10:30 - 11:30

活動介紹

原理圖輸入是整個電子系统設計的基礎,任何簡單的錯誤都會給整個設計帶來時間浪費和項目延遲,75%的項目都需要費時、費力的修改和重作。檢查複雜單板都不容易,更何况還要檢查多板系統的連接。

設計評審環節依賴人工檢查來發現可能的設計錯誤,自動化的方法可以用程序來發現這些錯誤,幫助設計師更好的設計優化電路功能。

Mentor, a Siemens Business 身為全球領先的電子系統設計軟體廠商,將在本次線上研討會,深入探討電路設計中的常見錯誤,並展示自動化的電路檢查工具Valydate,以幫助發現和定位設計錯誤,提高設計的成品率。

精彩亮點

原理圖設計中的常見錯誤
避免設計中的邏輯和電器錯誤
如何自動檢查原理圖設計錯誤
把單板檢查擴展到多板系統
分析報告並定位設計錯誤

尤立夫(Lifu You)

Technical Marketing Engineer(技術市場工程師)

在EDA產業深耕20年,目前擔任Mentor EBS產品部技術市場工程師。在電子系統設計和仿真,數據管理等方面擁有豐富的經驗和背景。畢業於哈爾濱工程大學,並獲得工學博士學位。

早鳥禮

MOS漢堡元氣早餐

50名

抽獎禮

Drinkmate Giraffe 氣泡水機

1名

主辦單位擁有最終活動修改之權利