中文简体版   English   星期六 ,11月 23日, 2019 (台北)
登入  申請試用  MY DIGITIMES231
 
Reed
臺灣大學學術發展基金會

台積電與三星競逐5奈米節點

5奈米製程以下的最先進製程藍圖,由於晶圓代工業者在產品組合當中增加了半節點製程選項,包括6奈米和4奈米,轉進到這些製程節點不僅成本非常高昂,相對效益也並非明確可期。

台積電兩種版本5奈米製程均導入EUV技術 三星搶先3奈米製程開發定案

台積電與三星將FinFET延伸到5奈米 3奈米以下勢將轉進新架構

一顆7奈米SoC設計成本達數億美元 晶圓代工業者紛退出最先進製程競逐