半導體異質整合成趨勢 晶圓與系統級測試重要性提升 智慧應用 影音
TERADYNE
Event

半導體異質整合成趨勢 晶圓與系統級測試重要性提升

不斷提高的系統複雜性,讓晶圓級測試與系統級測試愈來愈重要。
不斷提高的系統複雜性,讓晶圓級測試與系統級測試愈來愈重要。

近年來,基於大量數據收集以及演算法分析,進而衍生而出的AI人工智慧應用,已經受到業界廣泛討論。儘管尚未實際大規模應用,然而前景卻十分值得期待。此外,業界相關大廠對於電動車與自駕車的投入研發,也使得汽車電子的發展方興未艾。AI與車用電子為半導體產業未來幾年的成長提供了動能,只是相較於其他領域的應用,AI和車用電子的複雜程度都來得更高,特別是在系統的異質元件整合方面也都更勝以往。

而除了AI與車用電子之外,包括物聯網、5G通訊、工業應用、雲端運算、AR/VR等新興應用,也都使得高速運算晶片的需求倍增。這些新一代的高速運算晶片,多半已開始採用最新的2.5D與3D晶片製程架構,來提供更高的效能。然而,更高效能的晶片,也伴隨著更高的系統複雜度。這些高度複雜的系統,如何確保其產品的高品質與可靠性,已經成為一大挑戰。

現今的晶片設計複雜度日益增加,不斷提高的系統複雜度及技術困難度,非常容易導致良率降低,進而提高封裝成本。為了減少這些非預期之內的成本支出,在進行封裝之前的晶圓階段測試就顯得更為重要。

既然晶片整合度提升已是不變的趨勢,為了確保這些晶片在開發設計與製造的過程中,還能夠同時維持其高品質與高可靠性,這使得新一代的先進晶片測試技術也為此因應而生。

特別是異質元件的整合,順勢帶動了異質元件的封裝需求,卻同時也帶來了測試層面的極大挑戰。不斷提高的複雜性,讓半導體元件及系統測試的難度大幅提高,測試方式不能再依循傳統單一元件個別測試的模式,而是必須要一開始就以整體系統的角度來加以考量,這些全新的挑戰,都使得晶圓級測試 (Wafer Level Testing;WLT) 與系統級測試 (System Level Testing;SLT),將會越來越重要。

放眼現階段,晶片的封裝測試 (Final Test)可能漸漸被晶圓級測試取代,晶圓級測試將會成為重要的市場趨勢。再加上系統級測試的重要性不斷提升的態勢下,顯見未來半導體測試的重心將逐漸往產業鏈的兩端移動。

2018年9月5至7日SEMICON Taiwan 2018國際半導體展,將首度展出「測試」主題專區,參展專區的重要大廠包括ADVANTEST、Chroma(致茂)、Cohu、FISCHER、iST(宜特)、MJC、National Instruments、OKins Electronics、PDF Solutions、YTEC(久元電子)等。另外,其他提供測試解決方案關鍵業者包括CHPT(中華精測)、JEM、NHK Spring、TSE、WinWay(穎崴)等,也都將參與展出。

展示包含人工智慧晶片測試、車用晶片測試、系統級封裝測試、類比及混和訊號IC測試、多核心微處理器測試、內建自我測試及修復技術、記憶體測試技術等相關解決方案,讓參觀者深入了解現階段測試技術的最新發展態勢。此外,展期間亦於9月7日(五)中午舉辦「測試聯誼小聚」,串聯產業界並提供展商與測試關鍵業者互相交流平台。

2018年展覽亦同期舉辦9月7日(五) SiP Global Summit(2018系統級封測國際高峰論壇-第二天),議題將探討「Smart Testing & Diagnosis」,這是展會期間唯一以「測試」為主題探討的論壇,將邀請清華大學積體電路設計技術研發中心主任吳誠文教授,以及其他產業來自 TSMC(台積電)、ASE(日月光)、KLA-Tencor、Teradyne、UCSB等重量級講師蒞臨現場,分享測試技術的最新前瞻趨勢,論壇內容精彩可期!