新思科技獲台積電7奈米製程技術認證

新思科技近日宣布，新思科技設計平台(Design Platform)已通過台積電7奈米FinFET Plus製程技術最新設計規則手冊(Design Rule Manual；DRM)的認證。台積電該項認證已經過多次測試晶片投片，及多家客戶正進行生產設計開發的採用，協助加速實現使用新思設計平台的晶片設計，其中包含各種高效能運算、高密度到低功耗的行動應用。

這項認證對台積電極紫外光微影(extreme ultraviolet lithography；EUV)製程來說是一大里程碑，與非EUV製程節點相較，除了能大幅縮小晶片面積外，還能維持高效能。

新思科技設計平台以Design Compiler Graphical synthesis以及IC Compiler II布局繞線工具為主軸，經優化後能充分利用台積電7奈米FinFET Plus製程的優勢，實現高效能設計。Design Compiler Graphical syntheis能自動插入通路銅柱(via pillar)結構，以強化效能、避免違反訊號電子遷移(signal electromigration；EM)規則，還能將訊息傳至IC Compiler II，以便進行更進一步的優化。

此外，在合成的過程中還能自動運用非預設規則(non-default rules；NDR)，以及執行層級感知(layer-aware)的優化，強化設計的效能。這些優化，包括IC Compiler II 匯流排繞線(bus routing)，會在整個布局繞線的過程中持續進行，以滿足高速網路對延遲匹配的嚴格要求。

PrimeTime時序分析(timing analysis)先進波形傳播(advanced waveform propagation；AWP)與參數晶片內變異(parametric on-chip variation；POCV)技術已經過優化，能因應高效能低電壓運作所面臨的波形失真(waveform distortion)和非高斯分布的變異影響(non-Gaussian variation effect)。此外，PrimeTime的物理感知簽核經擴充後可支援通路銅柱。

新思科技強化設計平台用以執行實體實作(physical implementation)、寄生元件參數擷取(parasitic extraction)、實體驗證(physical verification)與時序分析，可支援台積電WoW技術。從最初的裸晶平面圖準備、凸塊的布局與配置到晶粒繞線的執行，實體實作流程搭配IC Compiler II能為晶圓堆疊設計提供全面的支援。IC Validator會進行DRC/LVS檢查，完成驗證程序，而新思科技的StarRC工具則會執行寄生元件參數擷取。

台積電設計基礎架構行銷事業部資深協理Suk Lee表示，台積電與新思科技的持續合作，在7奈米FinFET Plus製程技術的初期便有客戶一同參與，因此得以開發出具差異性的平台解決方案，協助雙方客戶將創新產品快速推向市場。新思科技設計平台通過認證，讓雙方客戶的設計產品得以在第一次量產的EUV製程技術中實現。

新思科技設計事業群行銷暨業務開發副總裁Michael Jackson則表示，此次在7奈米FinFET Plus製程的晶圓量產緊密合作，讓客戶能使用具備高度差異化的新思科技設計平台，著手進行日益增大的SoC和多裸晶晶片的設計，而通過台積電7奈米FinFET Plus製程的認證，讓新思科技的客戶能受惠於先進EUV製程在功耗、效能及面積的精進表現，同時加速差異化商品的上市時程。