Cadence攜手國研院加速AI晶片開發

Cadence攜手國研院晶片中心，建置設計驗證環境，加速AI晶片開發。

隨著AI(人工智慧)熱潮席捲全球，台灣在科技部的政策推動以及產業界的積極投入下，也呈現出蓬勃發展的樣貌，更吸引了全球領先科技業者的合作參與。Cadence(益華電腦)與國家實驗研究院晶片系統設計中心(CIC)共同宣布，雙方將強化合作關係，透過設計驗證加速平台、環境建置及培育人才三管齊下的方式，Cadence將力助學術界加速開發新一代AI晶片應用並培植產業人才。

此次雙方的合作，主要重點在於利用Cadence Palladium硬體模擬及系統化的驗證方法，建置AI晶片的設計驗證環境，以支援學研界專注於AI晶片設計開發。未來參與科技部AI計劃的研發團隊，以及與國研院晶片中心合作的學術單位，均可透過CIC申請使用此驗證平台環境，滿足新一代AI晶片的設計需求。此外，為了及早培育校園AI種子，雙方的合作中也將針對晶片驗證領域，規劃軟硬體等驗證課程，奠定扎實的晶片開發基礎。

在舉行的合作儀式記者會上，邀請到多位國研院與Cadence的嘉賓，說明雙方合作的內容以及此舉對台灣推動AI晶片發展的重要性。國研院副院長林盈達表示：「建構完整的生態系統與設計所需的基礎架構，是推動AI創新的重要任務。晶片中心將成立AI實驗室，未來可提供多樣化的研發平台，而Cadence協助建置的硬體驗證平台，對於加速AI晶片開發與提升測試覆蓋將有絕大助益。」

他指出，科技部力推的半導體射月計畫，據統計目前已有約50多個計畫正在進行中，未來都將能利用AI實驗室以及Cadence設計驗證平台的資源，來加速晶片開發。半導體射月計畫執行長李泰成補充說，這些AI晶片的應用涵蓋醫療、無人載具等各種領域，預計2~4年內就將會有成果展現，科技部也將積極鼓勵業界參與，共同開發，讓學術界的研究成果能夠真正產業化。

國研院晶片中心副主任王建鎮亦指出，CIC已建立了世界一流的IC設計環境，致力於為學界提供完整的服務。此次Cadence提供的設計驗證加速平台相當重要，不僅象徵CIC與Cadence的合作關係提升到更新的層次，更有助於晶片中心建構完整的AI SoC設計及驗證能量。

Cadence副總裁暨硬體系統驗證總經理Paul Cunningham表示，在大數據以及數據處理需求的推動下，AI正如火如荼的快速發展，對雲端以及邊緣運算(edge computing)、甚至網路架構以及資料中心都將帶來巨大的變革。為了確保複雜AI晶片開發的品質，並滿足上市時程要求，硬體模擬(emulation)技術將扮演日益重要的角色，這正是Palladium硬體加速模擬平台等技術正可發揮之處。

Cadence全球副總裁石豐瑜也呼應說，目前全球AI晶片開發採用了包括GPU、CPU、DSP、FPGA以及新的TPU等各種架構，可謂百花齊放，在帶來無限可能性的同時，當然也有許多挑戰有待解決。隨著製程朝3/5奈米邁進，一顆晶片會內建數十億個電晶體，如此高的整合度與複雜度，以及昂貴的開發成本，更是需要先進的EDA工具來支援。

他強調，對Cadence來說，透過採用平行運算、分散式架構、機器學習等新技術，讓設計工具能更快速、智慧地完成設計，以及推動系統級設計實現等，都是我們為了滿足新一代晶片設計需求所積極努力的方向。特別是針對硬體模擬，他也坦承國內導入此先進技術的腳步稍為落後，因此透過與CIC合作把此技術帶給廣泛的學術界使用是很有意義的，將能縮短晶片開發的時間，降低設計錯誤的成本，並為台灣在AI新世代的成功貢獻心力。

針對強化與台灣學術界的合作，Cadence台灣區總經理宋栢安表示，Cadence計劃透過以促進產業界與學術界之間的技術交流為宗旨的「Cadence學術網路計畫」，針對晶片設計領域技術提供系統化、開放性的線上培育課程，讓系統晶片的驗證、設計與實現工具能夠更廣泛地應用在學術研究，以厚植台灣學研界的研發實力。