新思設計平台獲台積電5奈米製程認證

新思科技宣布其設計平台(Design Platform)獲台積電5奈米製程技術最新版的先期設計(early design starts)認證。藉由與台積電先期的密切合作，新思科技IC Compiler II布局繞線解決方案運用新的布局與合法化(legalization)技術，能將繞線度(routability)與整體設計運用(design utilization)一同達到最佳化。而透過大量的設計技術協同優化(co-optimization)作業，在IC Compiler II的實作中能達成對高密實單元庫(highly compact cell library)的支援，並透過PrimeTime簽核(signoff)及StarRC萃取(extraction)技術達成有效的ECO收斂。

針對台積電5奈米極紫外光微影(extreme ultraviolet lithography；EUV)製程，在部署非預設規則(non-default rule)處理與層級優化(layer optimization)的過程中，新的寄生優化(parasitic optimization)機會也會大幅提高，因而產生高度收斂的RTL至GDSII實作解決方案。

新思科技的PrimeTime時序分析及簽核解決方案的先進技術，已延伸至整個數位實作平台，有助於實現針對台積電5奈米製程節點的差異化設計。為了實現能源效率，製程微縮(process scaling)以及採取低電壓是常見的運作方式，但非線性變化會因此增加，而藉由強化PrimeTime的參數晶片內變異(parametric on-chip variation；POCV)分析，能更準確地擷取增加的非線性變化。

台積電5奈米的認證也包含了支援DRC、LVS及金屬填充(metal fill)的IC Validator實體簽核(physical signoff)。台積電發布設計規則的同時，程序執行檔也跟著釋出。台積電與新思科技的深度技術合作關係，有助於實現新的多網格填充強化(poly mesh fill enhancement)、LVS雙重層級萃取(dual-hierarchy extraction)等先進製程的功能。

為了加速客製化與類比／混合信號(analog/mixed-signal；AMS)設計，新思科技的HSPICE模擬以及CustomSim與FineSim FastSPICE模擬器經過強化處理，以支援台積電5奈米FinFET製程。結合了CustomSim先進的IR/EM可靠度分析能力，加速AMS驗證，有助於實現具強大功能的AMS設計。

台積電設計基礎架構行銷事業部資深協理Suk Lee表示，與新思科技針對5奈米製程技術進行合作，讓客戶能以低電壓進行產品設計，同時維持高效能。為了協助客戶利用5奈米製程技術實現目標PPA，台積電與新思科技已就廣泛的設計類型進行合作，將設計效能推向極致。

新思科技設計事業群行銷暨業務開發副總裁Michael Jackson說道，有鑑於5奈米製程技術的規則複雜和技術先進，必須進一步提前與台積電的合作週期。此外，也必須提早和5奈米技術的先期採用客戶接觸。新的製程節點正快速地受到市場矚目，雙方合作關係將確保設計公司在利用新製程節點設計產品時更具信心，同時實現最大的投資報酬率。