中文简体版   English   星期二 ,10月 27日, 2020 (台北)
登入  申請試用  MY DIGITIMES231
 
科技產業報訂閱
台科大

新思科技針對5奈米製程技術推出廣泛IP組合

  • 吳冠儀/台北

新思科技近日宣布,針對運用於高效能運算系統單晶片(SoC)的台積電5奈米製程技術,推出廣泛的高品質IP組合。應用於台積電製程的DesignWare IP組合內容包括介面IP(適用於業界廣泛使用的高速協定)與基礎IP,可加速高階雲端運算、AI加速器、網路和儲存應用SoC的開發。新思科技DesignWare IP與台積電5奈米製程的結合,可協助設計人員掌握設計在效能、功耗和密度的嚴格要求,同時降低整合風險。

台積電設計建構管理處資深處長Suk Lee表示,與新思科技長期合作為雙方的客戶提供了基於最先進製程技術的DesignWare IP,令客戶面對高效能運算等各種市場時能達成一次完成矽晶設計(first-pass silicon success)。基於台積電先進製程技術的廣泛DesignWare IP組合,可協助設計人員快速地將必要的功能融入設計中,同時受惠於最先進晶圓代工解決方案 、也就是5奈米製程技術,所帶來的強大功耗與效能的提升。」

新思科技IP行銷策略資深副總裁John Koeter則表示,近二十年來,新思科技的DesignWare IP一直走在業界前端,基於台積電的每一代製程技術實現無可比擬的功耗、效能和面積表現。藉由提供基於台積電5奈米製程技術的業界最廣泛的介面和基礎IP組合,新思科技協助雙方客戶加速高效能運算SoC的發展。