智慧應用 影音
Microchip
DFourm0222

西門子發表下一代完備硬體輔助驗證系統

  • 吳冠儀台北

西門子數位化工業軟體宣布推出下一代Veloce硬體輔助驗證系統,可快速驗證高複雜度的下一代IC設計。完整的集成解決方案,它將同類最佳的虛擬平台、硬體模擬和FPGA原型驗證技術進行整合,為運用硬體輔助驗證的新方法奠定了堅實基礎。

此次發表的系統高度整合,為硬體輔助驗證方法的發展方向樹立了新標準。此系統可簡化和最佳化驗證週期,有效降低驗證成本,以此把硬體、軟體和系統驗證推升到智慧數位化的新境界。

此無縫管理驗證週期的方法,強調在驗證初期去執行市場特定的實際工作負載、架構和基準測試,以進行功率和效能分析。因此,客戶能在開發初期實現自訂的虛擬SoC模型並進行整合,以在Veloce Strato+上執行實際的韌體和軟體,進而深入了解硬體的最低層級。

然後,客戶可以把相同的設計移到Veloce Primo,以更接近實際系統速度的速度執行,藉此驗證軟體/硬體介面並執行應用程式級的軟體。

為了儘可能提高此方式的效率,Veloce Strato +和Veloce Primo使用相同的RTL、相同的虛擬驗證環境、相同的交易器(transactor)和模型,可最大程度地重複使用驗證材料、環境和測試內容,進而為無縫方法的實現提供必要基礎。

Siemens EDA資深副總裁暨總經理Ravi Subramanian表示,隨著進入新的半導體榮景週期,以軟體為中心的SoC設計將帶動功能驗證系統的根本改變,以滿足更高需求。

下一代Veloce系統因應而生,這是西門子不斷投資、專注客戶需求的直接成果,現在可以為客戶提供一個完全整合的系統,並為未來十年制定了明確的技術路線圖。此次新產品的發布標志著我們正在設立新的系統標準,可以支援跨越運算、儲存、人工智慧與機器學習、5G、網路和汽車等不同產業的驗證要求。

藉由晶片、系統和軟體設計的創新,Veloce Strato +實現了2017年推出Veloce Strato平台時所公布的容量藍圖。由於全新專有的2.5D晶片-Crystal 3+的創新設計和製造,使系統容量比先前的Veloce Strato系統提高了1.5倍。此創新使Veloce Strato+能以150億邏輯閘可用容量,雄踞硬體模擬市場。目前已被多家Veloce Strato+客戶採用。

Veloce Primo和Veloce proFPGA是當前業界最強大,最通用的FPGA原型解決方案。企業級FPGA原型系統Veloce Primo可提供出色的效能,容量能夠擴展至320個FPGA,並且在軟體工作負荷、設計模型和前端編譯技術方面,採用與Veloce Strato一致的工作模型。

這種硬體模擬和原型驗證之間的根本一致性可降低驗證成本,透過採用適切的工具使硬體驗證和原型驗證彼此互補,能在最短時間內取得更佳的設計結果。Veloce Primo還支援虛擬(硬體模擬卸載)和ICE(In-Circuit Emulation)使用模型,可在兩種模式下保持準確的時脈比,實現最高效能。

西門子同時與Pro Design簽訂了一項 OEM協議,使Veloce proFPGA為Veloce硬體輔助驗證系統提供了世界一流的成熟桌上型平台。Veloce proFPGA系列產品採用模組化的容量方案,可採用Intel Stratix 10 GX 10M和Virtex UltraScale + VU19P的高階FPGA,滿足從4,000萬閘到8億閘的多樣容量擴充需求。