中文简体版   English   星期日 ,6月 16日, 2019 (台北)
登入  申請試用  MY DIGITIMES153
 
訂報優惠
訂報優惠

多線緒行動處理器調變技術與應用

  • DIGITIMES企劃

美普思科技(MIPS)公司是全球領先的業界標準處理器架構及核心供應商。其處理器的原始核心架構,於20多年前由史丹佛大學工程教授、現任史丹佛大學校長John Hennessy所開發,開創RISC精簡指令集架構之先,並引發眾多處理器晶片設計風潮;MIPS具有最大設計靈活性的開放及可授權32位元和64位元架構,以及可配置與區塊合成的32位元處理器核心,為低功耗微控制器到功能齊全的機頂盒及HDTV等所有產品提供解決方案,並具備可滿足不同世代應用需求的可擴充能力,MIPS也藉此成為全球嵌入式半導體市場的領導者和創新者。

目前在全球的家庭娛樂、通訊、網路和可攜式媒體市場,多項熱門產品都採用了MIPS核心技術,並具有涵蓋下一代SoC設計的獨特效率和成本優勢。MIPS首席行動工程師Amit Rohatgi,以「多線緒行動處理器調變技術與應用」為題,介紹從功能手機、智慧型手機到平板電腦,MIPS的整合型SoC行動運算晶片所提供的解決方案與優勢。

MIPS Principal Architect, Mobile Amit Rohatgi

行動裝置的市場生態

Rohatgi指出,行動裝置市場生態系統的建立,在於功能手機(feature phone)或智慧型手機(Smart phone)涵蓋:架構(CPU/GPU/DSP/IP)、軟體技術(應用程式與調變技術)、開發工具、OEM/ODM的設計製造能力與載具、效能與多媒體功能等。而連接到網際網路的行動裝置,一般都具備3gpp/3gpp2通訊協定以及Wi-Fi、BT甚至NFC、GPS導航應用。

Rohatgi列出一個MIPS所規劃的行動整合系統單晶片(Mobile SoC)的架構方塊圖。MIPS整合傳統CPU核心、視訊解碼、音訊解碼、電源管理電路,以及行動裝置所需要的HDMI驅動電路、MIPI攝影機與液晶螢幕驅動電路、USB匯流排控制器、Flash/SDRAM/SRAM記憶體控制器,SPI GP I/O介面以及觸控螢幕感測器於單一晶片單元,此超級行動整合晶片只需外接GPS模組、Wi-Fi+BT無線雙模模組、3G/4G基頻調變模組與近場感應(NFC)模組,就足以建構種種行動裝置提供的功能/服務需求。

Rohatgi也指出Android平台制定的Radio Interface Layer(RIL射頻介面層) ,它提供一個在Android電話服務及無線電硬體間的抽象介面層,此硬體抽象層支援未知無線頻譜帶寬下的GSM基頻無線操作。

至於無線調變技術,目前有3GPP/3GPP2行動聯盟制定的GSM、CDMA、UMTS與LTE等技術;無線區域網路(WLAN)則有802.11b/g/n/ac等技術,而無線個人網路(WPAN)也有藍牙、NFC近場感應與Zigbee;定位技術上則有美國GPS、俄國GLONASS、歐洲的Galileo等衛星導航技術,以及既有的磁性羅盤技術。

MIPS打造強大可延展的多核心/多線緒硬體運算晶片

新型態行動裝置面對的挑戰,就是如何整合眾多調變技術,應付高傳輸率影像資料、低延遲性(VoIP)而不至於造成CPU架構與軟體的負擔,同時能兼顧相容性並即時推出市場。在因應行動運算處理需求上,除了晶片核心架構的矽晶粒面積要盡可能的小,以縮減成本之外,還要具備低功耗以延長供電/待機時間;有效的協定堆疊層維繫延展性與相容性,同時延遲時間低於千分之1毫秒,預留支援明日3GPP/3GPP2的100Mbps調變技術,以及眾多無線調變技術如行動電話、GPS、Wi-Fi、藍牙與NFC的整合。

Rohatgi認為實作出硬體多線緒運算的效能晶片是唯一解答。多線緒優勢在於當CPU從L1快取記憶體填滿資料,從外部記憶體抓資料到L2快取,以及分歧預測失誤這段空窗等待期,會造成CPU在執行管線失速/卡住的情況,多線緒技術將各線緒填滿CPU執行管線各階段,減少無謂的指令發送與記憶體等待延遲,提升管線執行效率並拉高整體運算輸出率,同時多線緒也增加多工環境切換與作業系統執行效率,可創造出單位矽面積或單位瓦最高執行效能。

MIPS的多線緒(Multi-Threaded)產品提供兩層次多線緒架構:類似x86架構的超執行緒(Hyper-Threading)技術的虛擬處理器單元(Virtual Processing Element;VPE),每個VPE有完整的記憶體分頁表(MMU)/快取查詢表(TLB)/中斷控制器/偵錯等系統電路,在軟體眼中視為1顆獨立的CPU;另一個則是Thread Contexts(TC)執行緒單元,有完整的通用暫存器(General Purpose Registers;GPRS)與程式計數器硬體電路,可支援輕量級多線緒運算。

MIPS 34K晶片提供單核多線緒執行效能,具備1~2組VPE並可組態到最多9個執行緒(TC)的運算能力;而1004K晶片提供多核多線緒強大運算效能,提供最大4核心、每核心具備雙VPE硬體執行緒的執行能力,可同時做到8個硬體多線緒並行處理能力。

Rohatgi指出,硬體實作單核多執行緒(Multi_Threading;MT)或多核多執行緒技術的優勢,在於可以善用CPU執行資源,在較少時脈週期有較高指令輸出率;而多處理器(Multi-Processing;MP)技術與MT多線緒技術的差異,在於前者透過OS的分配,後者由晶片內部的邏輯閘(硬體線路)分配。

若以軟體的角度來看,MP或MT都是有多顆可以直接接觸、掌握到的CPU架構。多執行緒也能減少快取遺失率。硬體多線緒技術優勢在於功耗較低、較小矽晶粒面積因而降低成本,也加速廠商產品即時面市(Time to Market)的時間。

Rohatgi舉出一個工程開發案例,在LTE(4G)實體電路層參數中,下載速率要達到100Mbps,而上傳速率也要高達50Mbps,同時最大延遲時間僅能允許到千分之1秒(1毫秒),顧客採用MIPS處理器建造LTE Feature Phone(功能手機)平台之下,2個VPE與4組TC中,規劃1個VPE與1組TC執行多工的Linux作業系統,並且在VPE執行應用程式;另一個VPE則搭配3組TC,VPE執行確保服務品質(QoS)的RTOS即時作業系統,並且由3個TC分配不同執行線緒,來實作各項功能。

另一個客戶案例,則是以MIPS晶片作為行動裝置的I/O協同處理器。劃分出1個VPE作為I/O協同處理器,在高速暫存記憶體(Scratchpad RAM)執行程式碼而無需額外設計快取記憶體(Cache);提供零延遲中斷/事件觸發功能,以及各平行線緒之間的相互通訊,同時避免其他VPE執行。目前應用在監控CDMA2000在1x EV-DO的F-QPCH模式下,做到僅5微秒就能快速從睡眠模式返回。

針對入門/中/高階區隔打造功能&智慧型手機

MIPS針對功能手機(feature phone)推出配置M14Kc、M14Kc/24Ke兩款單核處理晶片的行動平台:主打50美元以下的功能手機,採低於200MHz的無快取M14Kc晶片、不搭GPU晶片,搭16~64MB RAM且專屬JAVA ME/BREW OS的平台架構,支援螢幕解析度QQVGA(160x120)、QCIF(176x144);以及針對50到100美元功能手機推出200~400MHz M14Kc/M24Kc晶片,採L1 8K ICache+8KB Dcache設計,內建vivante GC-200 GPU圖形處理器IP電路,128MB RAM記憶體以及WQVGA(400x240)解析度螢幕。

MIPS針對智慧型手機分成入門、進階、高階3個等級,價位100~250美元入門等級智慧型手機採400~600MHz M24Ke/M34K單核處理器晶片,採L1 8K ICache+8KB Dcache設計並整合vivante GC-300 GPU圖形處理器IP電路,128MB RAM記憶體以及HVGA(480x320)到VGA(640x480)解析度螢幕,使用的OS平台為Android或BMP(Brew Mobile Platform)。250~500美元中階智慧型手機則採用600~800MHz M34K單核系列或1004K雙核處理器晶片,內建L1 16K ICache+16KB Dcache、128KB L2設計並整合PowerVR SGX530+ GPU圖形處理器IP電路,256MB RAM記憶體以及WVGA(800x480)解析度螢幕,使用的OS平台為Android、BMP、QNX或Windows Mobile。

至於大於500美元以上最高階智慧型手機,則採用1GHz超過3核VPE的1004K多核處理器晶片,內建L1 32K ICache+32KB DCache、256~640KB L2設計並整合PowerVR SGX545/SGXMP GPU圖形處理器IP電路,512MB RAM記憶體以及QHD(960x540)解析度螢幕,使用的OS平台為Android、BMP、QNX或Win7/Win8/iOS作業系統。