中文简体版   English   星期日 ,11月 17日, 2019 (台北)
登入  申請試用  MY DIGITIMES231
 
台北市政府產業發展局
活動+

新思科技客製化設計平台獲台積電認證

  • 吳冠儀

新思科技近日宣布,針對台積電5奈米FinFET製程技術,新思科技的數位與客製化設計平台已通過其最新的生產就緒(production-ready)設計規則手冊認證。該項認證經過多次的測試晶片投片(test chips taped out),且多家客戶目前正用以進行生產設計的開發,能協助實現各種高效能運算、高密度到低功耗行動應用等晶片設計。此項認證乃植基於雙方多年來的廣泛合作與嚴格的驗證,提供可實現最佳功耗、效能與晶片面積的設計解決方案,以加速新一代設計的發展。

經強化後的Design Compiler圖像合成與IC Compiler II布局繞線工具可協助設計人員充分利用台積電5奈米FinFET製程,並支援先進通路銅柱實作、multi-bit flip-flop (MBFF)banking/debanking和漏電功耗(leakage power)的最佳化。PrimeTime時序分析也經過強化,能支援跨單元佈侷限制以及時序導向實體察覺(physically-aware)的靜態時序分析(static timing analysis;STA)之工程指令變更。透過與台積電合作,可以確保在5奈米EUV的各種功能從布局繞線到時序與實體簽核,都能達到全流程關聯。

台積電設計建構管理處資深處長Suk Lee表示,與新思科技持續合作,以及在5奈米FinFET製程技術初期的客戶參與,使台積電可以提供以協助雙方客戶快速將創新產品推向市場的平台解決方案。新思科技的設計平台通過認證,讓雙方客戶的設計得以在生產就緒的5奈米EUV-enabled製程技術中實現。

新思科技設計事業部聯席總經理Sassine Ghazi說道,與台積公司就業界領先的5奈米FinFET製程進行合作,讓客戶能利用具備高度差異化的新思科技數位與客製化設計平台,著手進行越來越複雜的SoC的設計。雙方的合作讓設計人員受惠於先進EUV製程在功耗、效能及面積的精進表現,同時加速差異化SoC產品的上市時程。