智慧應用 影音
EVmember
infineon

Cadence Cerebrus AI解決方案為下世代設計帶來突破性成果

  • 吳冠儀台北

益華電腦(Cadence Design Systems, Inc.)宣布,Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)獲得客戶採用於其全新量產計畫。此基於Cadence Cerebrus採用人工智慧技術帶來自動化和擴展數位晶片設計能力,能為客戶優化功耗、效能和面積(PPA),以及提高工程生產力,因而獲得客戶的青睞。

Cadence Cerebrus運用革命性的AI技術,擁有獨特的強化學習引擎,可自動優化軟體工具和晶片設計選項,提供更好的PPA進而大幅減少工程端的負荷和整體投片時間。例如,Cadence Cerebrus布局優化功能,使客戶能夠超越常人的設計潛力縮小晶片尺寸。因此,Cadence Cerebrus與完整的Cadence數位產品線相結合,藉由業界最先進從合成、設計實現到簽核的完整數位全流程,提供了突破性的工程設計優勢。

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示,我們一直在尋找新的方法來幫助客戶提高生產力,而Cadence Cerebrus以其AI能力減少耗時手動工作,使得工程師可以專注於更重要的專案。推出Cadence Cerebrus的一年內,就顯著地看到客戶快速採用並開始實現產品的全部潛力。客戶如聯發科技和瑞薩電子獲得PPA改善和生產力提升,因而他們現在已經在量產計畫中廣泛採用了該工具。

聯發科技矽產品開發部門資深副總經理謝有慶表示,在聯發科技,致力於提供最佳的PPA,因此以AI為基礎的Cadence Cerebrus解決方案成為我們最新先進製程專案最合理的選擇。在SoC模塊設計上,Cadence Cerebrus布局規劃優化功能.可將該模塊晶片面積縮小5%,並將功耗降低6%以上。在獲得生產力提升、PPA更加優化且更易於整合到聯發科技CAD流程等全面優勢之後,選擇採用Cadence Cerebrus方案於我們的量產流程中。

瑞薩電子公司共享研發EDA部門的副總裁Toshinori Inoshita表示,需要能夠改進各種節點和設計類型PPA的自動化方法,藉由採用並優化Cadence Cerebrus以滿足我們所有特別的設計需求,並取得了許多顯著的設計成果。在先進製程CPU設計中,體驗到更好的效能,在總體負時序裕量(TNS)提高75%。此外採用Cadence Cerebrus大幅降低了關鍵MCU設計的洩漏功率,進一步提高效能和生產力,並縮短投片時間。

Cadence Cerebrus是Cadence數位流程的一部分,包括Innovus設計實現流程、Genus合成方案和Tempus時序簽核方案,並支持Cadence智慧系統設計策略,使客戶能夠實現卓越的SoC設計。