Cadence IC封裝參考流程獲台積電先進封裝技術認證

益華電腦(Cadence Design Systems, Inc.)宣布，Cadence工具取得台積電最新InFO與CoWoS先進封裝解決方案認證，即以RDL為基礎的整合扇出型封裝InFO-R，與採用矽晶中介層(Silicon Interposer)封裝技術的CoWoS-S。透過Cadence與台積電的持續合作，協助客戶在設計超大規模架構與網路應用時，得以藉由高效精簡設計、分析與驗證參考流程來加速產能。

隨著對系統層級功耗、效能與面積(PPA)的重視，技術創新研發人員需創造具備更高效能與最低功耗的功能密集之裝置。為了在設計這些先進封裝時提供更多自動化，Cadence與台積電開發出針對規劃、設計、分析和驗證每項獨特先進封裝技術的流程，提供清晰的路徑以滿足設計PPA目標。

最新參考流程藉由Cadence Allegro封裝布局技術實現預防與校正設計自動化，提供更有效益的DRC簽核／下線方法。此外，客戶能夠透過Allegro Package Designer Plus新標準InFO 技術文件和設計巨集的支援，結合新的設計中DRC驗證，以及由Silicon Layout Option所啟動之先進除氣中的效能提升，實現InFO-R封裝佈線自動化的改善。最後，Cadence Clarity 3D Solver已就3D-EM萃取而通過認證，包括對於為CoWoS-S設計所建立之S參數模型的新支援。

台積電設計建構管理處資深處長Suk Lee表示，Cadence工具與台積電先進封裝技術相結合的合作成果，有助雙方共同客戶滿足追求更高效能及最低功耗的設計挑戰。期待與Cadence繼續合作，以確保客戶能更快將其創新產品推向市場。

Cadence客製化IC與PCB事業群資深副總裁暨總經理Tom Beckley表示，從1990年代早期開始，Cadence就不斷開發以實現先進多晶片封裝設計卓越的工具，並持續與台積電合作開發先進的封裝技術，客戶採用台積電最先進封裝解決方案，將獲得更高的自動化及設計精確性。雙方客戶已可運用最新的Cadence與台積電封裝技術，為新興應用建立新設計。