Cadence推Virtuoso平台優化系統設計

益華電腦(Cadence Design Systems, Inc.)推出Cadence Virtuoso客製IC設計平台的技術提升與擴展，用以改善電子系統及IC設計產能。其範圍幾乎涵蓋所有Virtuoso產品，提供完善的環境和生態系統，協助系統工程師研發、設計實現並分析複雜晶片、封裝、電路板及系統。

2018年Virtuoso平台最重要的強化在於提升去年推出即獲肯定的Virtuoso系統設計平台。強化後的Virtuoso系統設計平台可供系統工程師無縫編輯並分析複雜度高的異構系統，並讓封裝、光電、類比IC和RF IC工程師在單一平台上作業，充分利用Virtuoso平台最受信賴的完整設計應用。

新版系統設計環境的重點技術是能夠跨多重流程設計套件及技術，同時進行編輯。此一平台亦提供與Cadence SIP Layout及Sigrity分析技術組合的無縫互用，構成全面性的晶圓至電路板設計工具。

Cadence全新的Virtuoso平採用創新先進節點方法，可加速從22nm至5nm流程技術中的設計。Cadence透過與領先晶圓廠、生態系統合作夥伴及顧客的合作，成功開發出以創新方法自動管理流程複雜性的先進技術，幫助工程師專注於其設計目的。在電路設計與分析中，特別針對FinFET設計的先進統計演算法能夠及早發現電路差異，利用先進統計演算法將設計變異分析時間縮短約20%。

在布局設計中，獨特的多網格系統能夠統整最新7nm及5nm流程的複雜設計規則，同時幫助工程師增加對於布局與規劃技術的利用，從而大幅提升布局設計產能。利用這些針對先進方法改進的技術能夠在7nm的製造設計上節省多達3倍的布局工作量。

Cadence研發多項提升類比設計和分析的技術。藉由強化整合Cadence Spectre電路模擬器，提高模擬生產量並利用先進分析減少設計重複，Virtuoso類比設計環境(ADE)的模擬生產量提升高達3倍。Virtuoso ADE Verifier也加入獨特功能，集中跨領域電性規格，將符合標準(例如ISO 26262)的難度降低約30%。

透過獨特的設計中技術，Virtuoso布局環境從電性感知布局演進至業界首創電性和模擬驅動布局的過程中能夠確保電路完整性及效能。這種新穎的模擬驅動布局有效解決關鍵電路和先進節點設計上的許多電遷移(EM)和寄生問題。為提高布局自動化，新的環境中以突破性技術處理階層式平面規劃，並採用全新的放置和布線自動化技術的規劃能力提高布局設計產能和生產量，並縮短布局周轉時間。

有鑑於當今晶片的複雜度日益增加，最大的挑戰之一就是設計團隊的布局任務分工。增強版的Virtuoso平台擁有創新的同步即時團隊設計編輯能力，可供團隊分配布局任務及效能條件假設探究，對於設計規則檢查(DRC)修正、晶片完成和人工佈線方面特別有幫助。

Cadence預計，如此具備電性驅動佈線和走線編輯、即時設計編輯和革命性設計規劃技術的創新布局環境，可將產能改善多達50%。

Bosch公司EDA資深專案經理Göran Jerke表示，Bosch在設計任務關鍵系統時最講求的就是高度可靠性。需要EDA工具讓工程團隊能夠有效地設計、分析並布局出符合可靠度要求的電路，同時不影響設計人員的整體產能。與Cadence長期的合作先後開創了在電性感知以及電性驅動布局設計上的關鍵創新。

Cadence客製化IC及PCB事業群資深副總裁兼總經理Tom Beckley表示，Cadence目標是在跨晶片、封裝、模組和電路板設計的互用流程上提供最完整的解決方案，幫助顧客設計並驗證包括類比、混合訊號、RF和光電產品在內的異構系統。以Virtuoso電性感知設計布局套組的成功為基礎，新推出的Virtuoso平台提供開創性的分析能力，以及電性驅動布局的能力，促進更加完善的設計實現。這也使得Cadence對於最先進流程技術的支援延伸到5nm節點。藉由與領先晶圓廠、生態系統合作夥伴和顧客的合作，得以大幅改善客製及類比設計方法。