如何選擇便攜式裝置芯片核心

晶心科技總經理 林志明

因應便攜式裝置的分化與各種功耗需求，微處理器廠商提出可針對核心規格例如快取、暫存器數、分歧緩衝區╱記憶體控制器與浮點運算單元╱指令集的彈性配置，讓用戶依照便攜式裝置特性與成本考量，選用最適切的CPU芯片...

晶心科技(Andes Technology)總經理林志明在「如何選擇便攜式裝置芯片核心」講題中指出，在後PC時代，各種新的裝置不斷被要求增加計算、通信與圖形能力，人機介面要更直覺，功耗要更小，體積輕薄短小，同時價格要更便宜。自1960年大型電腦全球約百萬部到迷你電腦的千萬部，邁向90年代PC普及化的1億部，2000年互聯網興起的10億部，到2010年雲端運算興起，PC、NB、智慧型手機、平板電腦再加上GPS、MP3等移動裝置數超過百億，以每一個電腦世代的演進都會使裝置累積數增加為10倍的趨勢，未來10年內將邁向千億台的規模。

林總經理表示，晶心科技透過產官學合作，來自聯發科、智原、台灣行政院開發基金及其他創投合資，2005上半年於新竹科學園區創立，致力於開發自主智財權的32位元處理器核心，以彈性配置平台(Configurable Platforms)提供客戶包括L1/L2快取、16或32組通用暫存器(GPRs)、分歧預測緩衝區項目數、記憶體控制器的內建與否，以及DSP數位訊號╱音效加速指令、字串處理指令、副處理器單元等增減的彈性配置，滿足客戶對多樣化便攜式裝置核心的需求。

從綠色思維出發 打造全方位Andes核心藍圖

林總經理指出，Andes從一開始研發就考慮到綠色節能，以追求最佳耗能、長度較短的韌體代碼╱微碼與較低的邏輯閘數，加上軟體和系統管理。AndesCore核心在2007年下半完成N1213處理器設計定案，並藉由聯電130奈米製程通過硬體驗證，隨即2008年通過台積電90奈米製程硬體驗證，時脈效能與功耗上也有所提升，2009年下半綠色低功耗的N903/N903A設計定案。

2010年1Q完成高階N1233處理器、中階N1033/1033A處理器設計定案，N1233處理器分別在2Q通過聯電90奈米製程驗證，以及4Q中芯國際半導體(SMIC)65奈米製程的硬體驗證；預估2011年2Q將完成N801處理器的設計定案，在3Q將N1033A委由大陸華潤上華電子(CSMC)，以130奈米做類比製程製造的硬體驗證工作，預計4Q將針對N1233的下一代N1268處理器做設計定案，2012年1Q將針對N903A下一代N968設計定案。

低中高階的N8/N9/N10/N12處理器

林總經理先介紹N801-S低邏輯閘數╱低功耗處理器。採AndeStar V3m第3代指令集的微架構、單核心3階管線化設計，具備16個通用暫存器(GPRs)，提供16MB定址空間與16組可直通中斷處理，並採與ARM相容的AHB-lite/APB匯流排介面，提供2線或5線JTAG偵錯介面並支援時脈邏輯閘調控降低功耗。N801-S內建高效能的1~17cycles乘法電路╱4~38週期硬體除法電路。以90奈米綠色製程製造的N801-S，鎖定8051單晶片往上升級的市場，與競爭對手ARM Cortex-M0在邏輯閘數、設計功耗相近，Andes N8不僅提供硬體除法電路，同時在DMIPS/MHz(每MHz百萬Dhrystone指令運算)以及DMIPS/mWatt(每單位毫瓦百萬Dhrystone指令運算)數分別為1.08~1.22、62~75，比Cortex-M0的0.9~0.9、53~60提升了20~36%、17~25%不等。

Andes N903/N903A是目前晶心科技授權賣得最好的低功耗/高成本效益的嵌入式控制器。採單核心5階管線化設計，具備靜態分歧預測電路、快速/短指令乘法與除法硬體加速電路，具備全時脈調控與電源管理指令集，可提供16/32個GPRs及0~32KB彈性化快取配置；N903A並提供額外的音訊(Audio)加速指令集。採AHB/AHB-lite/APB/AMI匯流排介面，總邏輯閘數依配置從46~136K。以台積電130奈米製程下最大時脈為200MHz，和所設定的競爭對手Cortex-M3相比較，Andes N903/N903A在DMIPS/MHz領先約2%，晶粒面積與功耗表現(uW/Mhz)比Cortex-M3減少43%、41%。

Andes N10/N10A是低功耗/高效能的應用處理器，核心採5階管線化、32個GPRs設計，具備動態分歧預測電路、快速乘法累加硬體電路(Fast MAC)與除法電路、MMU/MPU記憶體分頁管理單元，具全時脈調控與電源管理指令集，N10333A並提供音訊(Audio)加速指令集。提供AHB/AHB2/AHB-lite匯流排介面與單╱雙DMA直接記憶體存取通道設計。以台積電130奈米製程的N1033A跟競爭對手ARM926EJ (Cortex-A8)相比，Andes N1033/N1033A在DMIPS/MHz領先約51%，單位晶粒面積效能DMIPS/mm2表現上則比ARM926EJ (Cortex-A8)領先58%；功耗、晶粒面積更比對手減少89%、21%。

Andes N12是定位最高效能的應用式處理器，核心採8階管線、32個GPRs設計，具備動態分歧預測電路、快速乘法累加硬體電路(Fast MAC)與硬體除法電路、MMU/MPU記憶體分頁管理單元、輔助處理器(Coprocessor Bus)介面與多階層快取管理機制，具備全時脈調控與電源管理指令集，提供AHB與HSMP (AXI Like)匯流排介面與單╱雙DMA通道設計。以台積電90奈米製程的N1233和設定的競爭對手ARM1176、MIPS24K相比，Andes N1233在晶粒面積比對手減少51%、40%，在mW/MHz表現上比對手減少23%、33%，DMIPS/MHz表現上比競爭對手增加25%、6%，DMIPS/mm²方面更比對手增加72%、69%。

AndeStar第3代微指令架構

林總經理接著就AndeStar第3代指令微架構(V3m)做進一步細節說明。主要是提供17組32位元與17組16位元新指令集，可作16/32位元指令混用下大幅降低程式碼空間，並針對儲存於區域記憶體(SRAM或 DRAM)內的執行緒做效能加速，同時移除了虛擬記憶體與快取控制指令、一些在小型微控制器罕用的64位元累加指令與乘法累加指令，並追加影射暫存器(shadow registers)與搶佔式優先權中斷機制(preemptive priority interrupt)。

AndeStar電源管理部分支援3種待機模式，並可由軟體驅動電源節能狀態。而搶佔式優先權中斷(preemptive priority interrupt)具備4個優先順序層級，提供內部16個中斷源與外部32個中斷源，可簡化ISR的流量並降低軟體碼大小。

另外N1233內建IEEE 754規範的32bit單精準與64bit雙精準度浮點運算單元，採16個雙精準╱32個單精準暫存器共享設計，以台積電130奈米製程的N1233與MIPS24K相比，晶粒面積較對手減少104%，而單雙精準FMUL╱FDIV浮點乘除法指令的執行週期數相近，就晶粒面積與效能取捨來說相當划算。

內嵌式微處理器5年內出貨倍增

林總經理引述IDC報告指出，內含可程式化處理器核心、高階作業系統與連網功能的智慧型系統(Smart Systems)裝置，像智慧電錶、智慧電網、智慧型手機與智慧型電視等，預估到2015年整體處理器市場將達千億美元，使用超過125億顆處理器核心，是2010處理器核心出貨量的2倍以上。

面對目前各平板電腦均為ARM架構的局勢，晶心AndesCore打算以鄉村包圍城市的策略，先從內嵌式應用像RAID磁碟陣列控制器、數位電視、行動裝置的藍牙晶片、Wi-Fi晶片、保全錄影監控、無線顯示器、電子字典、電子書、觸控螢幕控制器、USB 3.0終端芯片等應用進行滲透，然後逐漸朝主流便攜式裝置中央核心邁進，如平板電腦、智慧型手機等裝置，而靈敏度、流暢度、可程式設計性和記憶體是設計高效智慧設備的關鍵。

為了滿足各種嵌入式應用的需求，晶心科技以成為客戶的虛擬CPU團隊為目標，提供客戶SoC設計/整合/驗證諮詢、綜合軟體設計框架╱移植諮詢、成熟開放源碼軟體平台、以及低功耗設計諮詢服務，成為客戶發展便攜式裝置晶片時，在核心CPU方面的絕佳選擇。