MCU節能設計的改善與方案 智慧應用 影音
EVmember
Event

MCU節能設計的改善與方案

  • DIGITIMES企劃

Renesas針對電視機上盒開發的SoC產品,SoC設計除考量效能,本身的功耗改善也是設計要點之一。Renesas
Renesas針對電視機上盒開發的SoC產品,SoC設計除考量效能,本身的功耗改善也是設計要點之一。Renesas

因應數位化趨勢下的智慧電子產品發展,以及日益龐大複雜的數位資訊處理,微控制晶片不單朝向32位元前進,也開始出現雙核、四核心設計方案,以因應大量運算處理需求。此一發展方向雖然解決了巨量運算需求,但多核心設計方案的內部傳輸通訊耗用的整體功耗,卻也在持續增加之中...

在數位產品上進行巨量數據處理,以往除了MCU之外,大多必須透過DSP或是通用處理器進行的巨量運算,但在MCU晶片多核心發展趨勢下,MCU開始導入浮點運算功能,強化運算功能,讓MCU也能以相對有限的硬體資源,因應巨量數據的運算工作。

NoC設計方案,雖具有高度對稱與可擴展性之優點,但花在傳輸介面的運行功耗,會因晶片增加而使得改善供耗產生設計瓶頸。adapteva

NoC設計方案,雖具有高度對稱與可擴展性之優點,但花在傳輸介面的運行功耗,會因晶片增加而使得改善供耗產生設計瓶頸。adapteva

針對一般應用開發之16核心、65nm製程之應用微處理器。adapteva

針對一般應用開發之16核心、65nm製程之應用微處理器。adapteva

採內部64核心之28nm微處理器產品。adapteva

採內部64核心之28nm微處理器產品。adapteva

Intel開發之SoC晶片,圖為晶圓切割下之未封裝晶片。Intel

Intel開發之SoC晶片,圖為晶圓切割下之未封裝晶片。Intel

朝向高效能、多核心技術發展,將是MCU未來的產品開發趨勢。TI

朝向高效能、多核心技術發展,將是MCU未來的產品開發趨勢。TI

32位元、高運算時脈MCU產品已陸續推出,設法降低功耗和壓低成本,則是廠商必須克服的問題。Microchip

32位元、高運算時脈MCU產品已陸續推出,設法降低功耗和壓低成本,則是廠商必須克服的問題。Microchip

尤其是目前常用的高度運算密集型行動應用,實時傳輸的資料量相當驚人,不只是眾應用核心彼此間的傳輸資料量增加,內部傳輸距離也因此變長,處理資料量或是線路數量,也會呈現倍數成長狀態。而架構在大量內部資料傳輸的同時,也代表著晶片內部因通訊處理所產生的功耗狀態為何會高達30%以上。

也是因為嵌入式設計方案,已經開始走入人們生活,在手機裡、平板電腦甚至是各式數位家電,都能找到MCU產品的內嵌設計,但早期MCU並未需要處理這類高度運算需求,因此,相關設計可以很輕鬆地在有限硬體資源下進行產品的功耗最佳化設計。

MCU朝多核發展 元件功耗表現改善成首要目標

但反觀目前的應用環境,不僅要求MCU需要朝高效能方向進展,近幾年MCU應用更逐漸出現多核心的設計,甚至躍升至對稱式雙核心應用設計。雖然透過多核設計的架構整合,可以出現倍數的效能改善,但實際上也會因為內部連接設計,在數位內容檔案容量持續暴增下,造成單次傳輸資料量同步飆升,這造成產品核心內的數據傳輸管道不只在數量上的暴增,傳輸距離也有持續拉長的現象。

目前MCU應用主流,已經持續朝雙核心設計方案,甚至可能朝更高核心數設計方案,因為對於設計平台架構來說,晶片的外頻提升在有限的驅動能量與晶片物理特性上,提高系統外頻時脈可強化單核處理元件的運行效能,但只要在外部頻率提高到一定程度,就必須在晶片核心進行高頻運行化支援的製程改善;這對於MCU的低成本要求等於產生衝突,因為前衛的製程技術肯定代表著高成本,若要在有限的成本下達到跳躍性的效能增益,在MCU應用趨勢上反而是朝多核心技術進行元件效能改善,會更具務實效益。

核心數增加 凸顯內部訊號傳輸功耗問題

目前已有採SMP(Symmetric Multiprocessing)對稱架構的雙核心量產產品,未來亦不排除有更多核心數整合的MCU產品,這對於嵌入式應用來說,可利用多核心整合技術滿足用戶冀求接近常規電腦的運行效能與使用體驗要求。但大量處理引擎核心(PE),對於支持高度平行的資料處理密集運算的確有效能提升效益,但多PE也會形成相對的軟體堆疊於處理器上進行運作。

除了內部通訊的功耗問題改善外,MCU相關技術仍有散熱需求需要硬體設計來處理,因為IC技術的高整合優點,正是造成了單位晶片的功耗密度,即便是IC單元的電晶體尺寸被大幅微縮、單位工作電壓顯得更低,但MCU內的電晶體數量卻急劇增加,運作的外部頻率亦同時快速提升,這種結果往往導致設計方案的散熱問題,集中發生在PC載板的特定區塊上。顯然,要讓MCU系統順利運行,就必須利用重點散熱機制,來改善熱處理問題。

雖然目前多數多核產品,多採行對稱式設計型態,但在MCU應用中,採用非對稱式的設計架構似乎正有逐步增加的趨勢,因為開始有晶片業者推出多種非對稱式多核MCU產品,例如以ARM Cortex M4搭配M0核心的非對稱設計。而這種非對稱式設計方案,在多核心的特性挹注下,可以讓開發架構擁有更多設計彈性,例如針對不同核心編寫各自的演算法,甚至分配不同的運算關係,在前端應用設計時的架構彈性,往往在部分設計案中會比對稱式的MCU來得有更多的設計空間。

高度整合設計 元件運行溫度相對較高

尤其是內部IC積體電路高溫,往往出現極高溫度表現,雖然在安全運行的溫度之下,但實際上已經對周遭與機殼內的溫度造成影響,一般設計會在關鍵晶片上,如MCU上貼附石墨散熱片或是金屬散熱片,或利用主動散熱之風扇進行處理器的表面散熱加強設計。

但新的設計方案為透過電源電壓調節,來進行系統載板的整體電源管理策略,例如,利用控制MCU內核之工作電壓調配,達到確保系統所開發的功能可以在某些運作條件下,區隔出高、中、低運作負載條件,針對不同運行狀態動態調整MCU的驅動電壓,達到處理系統運行功耗可被顯著降低。

因為功耗的換算方式,即等於組件之工作電壓的平方,因此在負載與數位處理條件均可滿足設計項目要求的前提下,利用核心電壓的動態調整,可讓整體積體電路再額外節省至少20%~30%功率消耗。雖說藉由控制核心電壓,可達到整體功耗的大幅改善效用,但想達到動態電壓控制設計方案,必須在已有的參考設計中追加更多外部元件,這對整體設計方案的成本會造成部分增加問題,趨於複雜的電路設計也會造成開發上的負荷。

若採用客製化之電源管理解決方案,其實在成本方面是相對昂貴的選擇,設計方案也會讓載板出現大量離散式元件,而為了準確提供系統載板多個準位的工作電壓動態調整設計,必須審慎考量整體電源管理設計方案。例如,電源管理系統必須針對系統所有電壓進行監測功能,同時電源需進行定序,搭配多目標通訊I2C連結,來達到先進電源管理整合的設計優勢。