Slide Show: WoW與TSV 3D IC加入 台積電先進封裝技術將持續升級
台積電於2011年下半推出矽穿孔2.5D矽中介層(Si Interposer)的CoWoS(Chip on Wafer on Substrate)製程技術,自此正式跨入後段封裝領域,並於2014年推出扇出型晶圓級封裝(FOWLP)技術的整合型扇出型(Integrated Fan Out;InFO)封裝解決方案,一舉取得蘋果(Apple)高階智慧型手機核心晶片代工訂單,也讓先進封裝技術發展成為IC製造的顯學。
會員登入
若您已是DIGITIMES Research的正式會員,請由此下方登入。
服務加入辦法
若想立刻加入付費會員,請洽詢
客服專線:
+886-02-87125398。
(週一至週五工作日9:00~18:00)
+886-02-87125398。
(週一至週五工作日9:00~18:00)