Reserch
訂報優惠

後摩爾定律的線路設計創新

  • 林育中
DARPA今年會議聚焦於積體線路設計,為美國半導體產業在摩爾定律走向極限後做未雨綢繆。(圖片來源:Pixabay)

美國DARPA(Defense Advanced Research Projects Agency)的今年會議甫結束,與去年不同的是今年的議題高度集中於線路設計,預計要在5年內投入15億美元的研發預算,目標是2025~2030年有機會可以開展的技術。

DARPA是一個聚焦大學、企業、國家實驗室研究方向的機構,雖然它帶有濃厚的國防戰略色彩,但是對於民用科技也多次產生深遠的影響,譬如已成現代文明基石的Internet,就是由其發展出的ARPANET與IBM的Bitnet所整合出的架構。

在積體線路設計方面的題目大致有下列幾個:晶片架構(architecture)的變更、新設計流程、機器學習的自動化電路設計(EDA)、開源硬體IP以及3D單片堆疊(monolithic stacking)。

晶片架構的變更包括過去已開始著手的基礎層次變更,譬如記憶體存取型態的更新,還有軟體定義的硬體(software-defined hardware)。軟體定義的硬體是指硬體可以預知要處理資料的種類,因而可以重新配置(reconfigure)線路,變成該資料的有效率處理器。另外還有特定領域系統晶片(domain specific system-on-chip),目的在於在建立基礎架構讓一已配備特定資源的晶片能被更廣泛的使用。

新設計流程的目的是要讓用極精簡的人力就能設計以前大團隊才能設計的晶片,用的方法是使用抽象化和自動化的高階程式設計系統晶片。除了大幅降低設計人力資源門檻外,還很容易變更設計,並且能在不同製程平台上搬動。Synopsis、Cadence、Mentor均參加此一計畫。

機器學習的自動化電路設計是另一項可以精簡人力資源-或者是提高生產力-的計畫。當設計工程師以自動化電路設計工具設計積體線路時,機器學習也跟著學習設計。初步探討的結果,此一概念可行。由於機器學習需要大數據,雲的佈建是基礎工程。

硬體IP的建立是半導體行之有年的做法,但是開源的硬體IP則是另一回事。在半導體製程與設計日益複雜的環境下,硬體IP有可能步上軟體的後塵、走向開源,節省產業對於驗證個別硬體IP所需下的工夫,集中精力於線路與功能的創新。

3D單片堆疊比3D封裝在性能上更勝一籌,用不是太先進的製程的3D單片堆疊晶片也有機會能在性能和成本上和用最先進的製程設計生產的晶片比肩齊步,對於老舊晶圓廠的資產活化相當有幫助。

DARPA的這些計畫基本上都是對美國半導體產業在摩爾定律長日將盡時分的未雨綢繆。如果製程微縮不能再創造經濟價值,何以為繼?這些計畫就是嘗試方向。另一個更明白的議程是競爭,畢竟DARPA是Sputnik衛星發射後的回應,其議程就不言而喻了。

現為DIGITIMES顧問,1988年獲物理學博士學位,任教於中央大學,後轉往科技產業發展。曾任茂德科技董事及副總、普天茂德科技總經理、康帝科技總經理等職位。曾於 Taiwan Semicon 任諮詢委員,主持黃光論壇。2001~2002 獲選為台灣半導體產業協會監事、監事長。現在於台大物理系訪問研究,主要研究領域為自旋電子學相關物質及機制的基礎研究。