二維材料在半導體應用的進展：二維材料的優勢
就如同石墨烯於2004年被實驗證實時當時的社會心情，對於石墨烯這種異類物質的生活應用，大眾曾寄予有高度衝擊性的期望，但是真實應用時的實施卻只是以點滴的方式逐漸滲入材料應用；二維材料—特別是二硫屬過渡金屬化合物（Transition Metal Dichalcogenide；TMD）—在半導體的應用似乎也沒有符合當初熱烈的預期。
TMD在半導體的應用當初被寄予厚望，是當成摩爾定律（More Moore’s Law）的救贖。
對於固態物質的應用，我的理解是這樣的：原分子首先要形成晶格，對於電子於其中的行徑我們才有辦法以量子力學來理解。我們理解的基礎最簡單的就是離材料邊界很遠、塊材（bulk）中電子的行徑。
然而接近材料的邊界部分，特別是與其他種類物質的介面及週邊，電子的行徑就變得十分複雜。介面上容易有晶格不匹配（lattice mismatch）、雜質、缺陷等令人頭疼的問題，沒有結成共價鍵（covalence bond）的懸空鍵（dangling bond）會捕捉電荷、形成位勢壁障（potential barrier）。
不誇張的講，現代半導體製程研發有很大一部分的工程資源是投入解決材料界面的問題。
在製程臨界尺寸已微縮接近極限時，界面的問題益發嚴重，因為整個材料尺寸太小，幾乎都鄰近界面。現在半導體微縮的嚴峻挑戰之一—短通道效應（Short Channel Effect；SCE）—就是因此而來。
半導體線路的基礎單元是場效電晶體（Field Effect Transistor；FET），FET中電流由金屬材質的源極（source）流經中間受上層閘極（gate）電壓控制開關的通道（channel），最終抵達波汲極（drain）。FET通道的尺度過去被用來定義技術的節點，譬如大約40奈米長的通道就相應於40奈米的邏輯技術節點。微縮通道的尺度—進而縮小FET的尺寸、並且提升其效能—是摩爾定律的驅動主軸。
但是半導體製程演進至28奈米之後，FET元件的效能提升靠的更多是FET的結構從二維逐漸傾向於三維，單純的臨界尺寸微縮不靈了。主要的原因之一就是前面提過的SCE，通道的尺度很難再微縮了。
FET的矽通道當微縮到10奈米出頭，兩邊的源極和汲極金屬的性質如電場或耗竭區（depletion area）會穿透界面而影響矽通道。如果在矽通道裏從源極和汲極兩邊滲入的影響重疊了，閘極就無法有效控制FET的開關。所以儘管技術節點的名稱從14奈米、7奈米、5奈米、3奈米、2奈米、14A、10A、7A、5A繼續往下探，但是通道的長度總維持在10幾奈米以上。幾奈米、甚或幾A（1A=0.1奈米）的技術節點只是個命名，與FET的真實尺寸卻沒有什麼直接的關係了。
此時二維材料就被賦予厚望，特別是TMD中的MoS2（二硫化鉬）、WSe2（二硒化鎢）、WS2（二硫化鎢）等，它們都是半導體，有些共同的特性被認為有希望突破SCE帶來的微縮桎梏。
首先，它們的電子遷移率（electron mobility）極高。如果與矽塊材的電子遷移率相比，TMD的只有矽的約3分之1，但這是TMD單層（monolayer）的數據。如果是矽單層的資料，則遠遜於TMD的。元件的尺度在微縮時，元件各層的厚度—譬如介電質和通道—也必須跟著減薄。當厚度減至數層或單層，TMD的電子遷移率就遠遠勝出。
電子遷移率高代表元件開關的頻率高，通過元件的電流高，功率消耗也低。這些都是元件微縮時所追求的目標，而用二維材料來做通道天生就有這些潛質。
二維材料的第二個特質是它原子般的厚度。所謂的二維材料就是缺少一個維次的自由度，那個維度自然只有一個原子的高度。MoS2的厚度為6.3A，這個厚度與矽原子的共價鍵長度5.43A差不多。
用二維材料做FET的通道天生對SCE免疫。SCE和介電質的厚度、通道的厚度的平方根成正比，二維材料的厚度極薄，SCE的影響很小。要免於SCE的話，通道的長度必須維持在10奈米以上，二維材料的通道則可以低至1~3奈米。也就是說，如果維持元件的幾何形狀不變，使用二維半導體材料來取代FET通道中的矽，理論上可以直接推進摩爾定律中近4個世代。因此二維材料成為各領先代工廠未來先進邏輯製程的重要研究方向之一。
