Reserch
活動+

3nm的競爭—三星的多橋通道場效電晶體

  • 林育中

產業觀察預計三星的3nm會在2021量產,稍早於競爭者。三星電子

三星在5月剛開過的代工論壇中宣佈了3nm的工藝,從原來的鰭式場效電晶體(FinFET)改為多橋通道場效電晶體(Multi-Bridge-Channel FET;MBCFET)。這是閘極全環場效電晶體(Gate-All-Around FET;GAAFET)的一種,不是新創舉,但是現在元件物理嚴苛的要求讓其實施的必要性成熟了。

製程微縮,電晶體中的通道跟著微縮變短了,通道兩端的源極和汲極在即使電晶體處於關的狀態也會有漏電流及其伴隨的熱耗散,這叫做短通道效應。改善的辦法之一是改變電晶體的結構,儘量增加閘極和通道的接觸區域-中間當然隔著介電質。

首先實施的是FinFET,從現在一般實施的製程來看,閘極只圍繞著通道的三面,對襯底的那邊網開一面。從整體的結構來看,製程由於閘極的長相由平面變成三維的。而命名為鰭式FET主要是因為閘極覆蓋的通道與延伸出至源極與汲極的連接整個形狀像極魚鰭。

到了5nm以下,由於靜電效應,FinFET又不靈了,與FinFET概念類似的GAAFET(Gate-All-Around FET)開始被考慮—至少三星是這麼認為的。GAAFET基本上用閘極與介電質將通道包的密實,更大幅度的降低短通道效應。它實施的方法大致分為兩類:nanowire通道和nanosheet通道。前者像一根同軸纜線由埵雈~為通道、介電質和閘極。Nanowire雖然在低功率表現不俗,卻很難製造,所以目前不是首選。

Nanosheet的想法其實出現甚早,早在FinFET概念出現的2000年左右便也問世,2003第一篇有詳細製程的論文已出現,由三星目前半導體事業負責人金奇南(Kinam Kim)等人著所。有趣的是,其製程與3D NAND有幾分相似,但想來也合理。一是那是3D NAND概念剛進入產業的年代,二是Nanosheet用於MBCFET內的形狀是上下堆疊,因此無可避免的需要用到3D製程。

MBCFET從側面看閘極之下有多層的nanosheet,各覆以介電質,其功用就是傳統的通道。Nanosheet左右各是源極和汲極。由於有多層的nanosheet橋接源極和汲極,所以命名為MBCFET。由於有多層的nanosheet垂直堆疊,其製程最開始是在絕緣層上沈積一層SiG、一層Si,重複幾次再蝕刻、外延出所要的結構。這與3D NAND的起始製程是一層SiO2、一層Si頗為類似。

這樣做有什麼好處呢?由於有多層通道,它可以驅動較大電流,開關速度也較快。三星拿它第一代的3nm製程與其7nm製程相較,操作電壓自0.75V降到0.7V,效能增長1.35倍,面積縮小0.65倍,而惱人的短通道效應自然是控制在可接受的範圍內。是不是真這樣,拭目以待囉!

產業觀察預計三星的3nm會在2021量產,稍早於競爭者,對於競爭對手,這自然是警訊。有兩點值得注意,一是2003年的那篇文章是三星和成均館大學的合作成果結果,以前好像沒有見過台灣的公司將如此核心的研究計劃以產學合作的方式來共同硏發,對於公司外的優秀心智是可惜了。另外,MBCFET的製程技術我想有幾分靈感是來自於3D NAND,對於探索未來的方向,專一未必占優勢!

現為DIGITIMES顧問,1988年獲物理學博士學位,任教於中央大學,後轉往科技產業發展。曾任茂德科技董事及副總、普天茂德科技總經理、康帝科技總經理等職位。曾於 Taiwan Semicon 任諮詢委員,主持黃光論壇。2001~2002 獲選為台灣半導體產業協會監事、監事長。現在於台大物理系訪問研究,主要研究領域為自旋電子學相關物質及機制的基礎研究。