為了提供更好的閱讀內容,我們使用cookies來改善使用者體驗,關於更多cookies資訊請閱讀我們的隱私權聲明
 
Reserch
訂報優惠

半導體往三維製程的路徑

  • 林育中
圖為SK海力士於美國研討會公開的最新96層3D NAND Flash技術。SK海力士

當摩爾定律漸趨遲緩時,還能持續不斷創造經濟價值的方向之一是往三維(3D)製程的方向走。3D的努力最早始於封裝:不能整合在同一個晶片上,那麼封裝在一起吧!但是也碰到了挑戰—連接各層晶片的矽穿孔(Through Silicon Via;TSV)精度有限,因此也限縮了應用的範圍。

現在處於研發階段的三維單晶堆疊(3D monolithic stacking)基本上也是晶片的堆疊。首先將需要高溫製程的晶片置於最底層,上面再疊上已部分製程處理的晶片,繼續進行剩餘製程。三維單晶堆疊被寄予厚望,但實際應用有待展示。

現在被應用於實際生產的3D技術是3D cross point以及3D NAND,後者我稱之為真正的3D,因為製作過程有本質上的差異—電晶體和記憶體都站起來了!這二者目前都用於需要高密度的記憶體。Cross point已用於PCM,預計將來ReRAM達到較高密度也會用cross point的技術。

Cross point將開關記憶體的電晶體置於記憶體區塊的四周和上下,藉以選擇一特定三維座標記憶單元的開或關。依記憶體的特性,如果記憶體的開/關電流比不夠大時,毎個記憶體還要加裝選擇器(selector),以避免溢出電流四出流竄。

雖然cross point的記憶體是3D堆疊,但是製作時每一層記憶體都需要相應的光罩層數來製作,所以製作成本的降幅有限,主要的好處在記憶體的密度可以提升。在ASML的技術路標中,到2023年cross point記憶體的堆疊可達8層。

3D NAND的製程則迥然有別,我覺得這才是真正的3D製程。雖然現在的層數已達到96層,但光罩數目基本上還是4、5層,多的只是為良率買保險。ASML的技術路標中,2023年3D NAND可達512層。

由於在蝕刻技術上解決了高寬高比(high aspect ratio)的問題,讓3D結構中深邃的溝槽(trench)和孔洞(hole)得以順利形成。這個堆疊層數的未來長成空間可期。兼之每記憶單元可存位元數、每個記憶單元的高度等都還有改善空間,這是半導體製程中少數還能維持有過去類似製程微縮持續性蓬勃發展勢頭的領域。

看3D NAND的製程,感嘆半導體製程的設計巧奪天工。未來那種新興記憶體能奪取存儲級記憶體(storage class memory)的市場區塊,甚至最終成為記憶體中計算(computing in memory)的最終人選,就端看有沒有機會用真正3D製程來設計結構。

現為DIGITIMES顧問,1988年獲物理學博士學位,任教於中央大學,後轉往科技產業發展。曾任茂德科技董事及副總、普天茂德科技總經理、康帝科技總經理等職位。曾於 Taiwan Semicon 任諮詢委員,主持黃光論壇。2001~2002 獲選為台灣半導體產業協會監事、監事長。現在於台大物理系訪問研究,主要研究領域為自旋電子學相關物質及機制的基礎研究。