二維材料在半導體應用的進展：在邏輯製程應用的挑戰及展望
二維材料曾被視為延續半導體微縮的重要候選者。由於它們薄到只剩下原子等級，理論上非常適合製作尺寸極小、功耗極低的電晶體。
然而，當這些想法真正走向先進邏輯製程，挑戰才開始全面浮現。問題在於使用二維材料製作FET的製程要求近乎對單一原子的控制。邏輯晶片對材料與製程的要求，已進入極度嚴苛的階段。
首先是一致性與穩定性的問題。先進邏輯晶片內含數十億顆電晶體，它們必須在極高時脈下同步運作。任何微小差異，都可能影響整體效能甚至良率。由於二維材料極薄，對外在環境高度敏感。基板表面是否完全平整、周圍材料是否產生微小應力，甚至封裝過程中的熱與機械影響，都可能改變電子的行為，導致每顆電晶體表現略有不同。
這種個體差異在研究樣品中或許可以接受，但在邏輯製程中卻是致命缺陷。
第二個關鍵挑戰來自電流進出FET通道的效率。電晶體的效能不只取決於通道本身，還包括在FET中電流如何從金屬端點—源極和汲極—順利進入、流出通道。對原子層材料而言，這個銜接並不自然，往往造成額外的能量損耗與速度限制。即使近年已有多種改善方法，譬如透過相工程（phase engineering）、重摻雜（heavy doping）或邊緣接觸（edge contact）等方式改善，仍難在整體表現上追上成熟矽技術。對於先進邏輯晶片而言，這樣的差距在高頻運作下會被迅速放大。
第三，是互補電晶體（CMOS）的實作困難。現代邏輯晶片仰賴兩種性質相反、卻必須高度匹配的電晶體（nFET和pFET）共同運作。矽之所以能長期稱霸，正是因為它在這方面建立極為成熟的材料與製程體系。但在二維材料中，不同性質的FET往往需要不同的二硫屬過渡金屬化合物（Transition Metal Dichalcogenide；TMD）通道材料，導致設計與製程複雜度大幅提高，對先進節點而言更是沉重負擔。
最後，還有量產與製造現實。先進邏輯製程的核心價值，在於高度可複製、可預期的大規模生產。但二維材料在大面積製作、缺陷控制、層數一致性等方面，仍與現有產線存在落差。這些問題並非短期內能靠單一突破解決，而是牽涉整個製程生態系的重建。
在等待邏輯製程應用成熟之前，二維材料先從記憶體落地，2025年2月在Nature上發表一篇由TMD實際製造快閃記憶體的文章《A full-featured 2D flash chip enabled by system integration》。
與處理器不同，記憶體的核心任務不是高速計算，而是穩定地儲存與讀取資料—特別是快閃記憶體。只要資料狀態能清楚區分，即使元件之間存在些微差異，系統往往仍能正常運作。這樣的特性，讓記憶體成為二維材料較為友善的應用場域。
二維材料的結構超薄，資料寫入快速、能耗也更低。文章中已有實際晶片及製造方法展示，將二維材料應用於快閃記憶體中電晶體中的通道，並且整合到成熟的矽平台上，由既有電路負責控制，新材料專注於儲存功能。這種分工方式，避開邏輯製程最嚴苛的要求，卻能真正把二維材料帶進可運作的系統。
從長遠來看，這不只是權宜之計，而是一條累積經驗的路徑。透過記憶體應用，二維材料可以逐步建立量產能力、製程穩定度與產業信心，為未來進入先進邏輯節點鋪路。或許，當十年後的7A或5A製程真正需要新的通道材料時，二維材料已不再是實驗室的新奇概念，而是準備就緒的成熟選項。
