DTline
新書宣傳

半導體製程的關鍵變化:FinFET製程已經看到盡頭了?(之三)

  • 黃欽勇

半導體製程發生關鍵變化,FinFET製程似已看到盡頭。GlobalFoundries

回顧過去早期的130nm~28nm時代,半導體製程以材料創新為主,包括銅製程、Low-k與HK/MG的材料變化。但近期的28nm~10mm世代,以3D的FinFET及2D的FD-SOI的結構性改善為主,而未來的7nm~3nm則以導入EUV來進行工程上的微細化,至於未來的3nm之後,則有待材料、結構的同步創新,且難度更高。無論是GAA、Nano-wire或FinFET with SOI,成本也都將會是天價。

其實從28nm起,傳統的Bulk Planar製程就開始面對物理極限的問題,但3D的FinFET技術解決了快速運算晶片的問題,而2D的FD-SOI則提供了低耗電的製程技術,這種將來可能被廣泛應用於5G與物聯網上的晶片也十分受到關注,只是在技術進展上慢於FinFET。

FinFET用於應用處理器、CPU與GPU等需要快速運算的晶片上,例如蘋果的iPhone XS便使用7nm的FinFET技術,英特爾最先進的CPU也是10nm FinFET,但從2D變成3D,工程費用大增,一個7nm的邏輯晶片廠,竟然高達180億美元,簡直匪夷所思。FinFET的製程非常複雜,需要多次的Multi-patterning的程序,14nm要12~13次,10nm要25~30次,而7nm要35~45次。此外,就算導入EUV的設備,短期內也將與FinFET的設備共存。

目前台積電領先進入7nm,三星將在2019年下半領先在7nm生產中導入EUV設備;聯電已經可以量產14nm、中芯國際還在28nm掙扎,但宣稱將在2019年下半年量產14nm,但至今28nm以下的先進製程,貢獻營收比例僅有3%。

2018年,台積電與三星都在7nm製程中引進FinFET技術,而2020年的5nm製程引進EUV設備又是一次激戰。預期4nm的時代,GAAFET的製程(Gate-All-Around Field-Effect Transistor)可能成為主流,而4nm也可能是最後一代的FinFET製程。(以上都是從韓國研究機構彙整的資料,僅供參考)

為32年資歷的產業分析師,一手創辦科技專業媒體《電子時報》(DIGITIMES),著有《巧借東風》、《電腦王國ROC》、《打造數位台灣》、《西進與長征》、《出擊》等多本著作。曾旅居韓國與美國,受邀至多家國際企業總部及大專院校講授產業趨勢,遍訪中國、歐美、亞太主要城市。現任經濟部顧問、外貿協會董事。