科技產業報訂閱
台科大

異構整合的價值創造:以DRAM為例

  • 林育中

製程微縮對於DRAM價值的提升已呈現疲態。李建樑攝

DRAM是首先受到製程微縮而難以為繼衝擊的半導體次產業,自20nm以下,製程微縮幾乎是以1nm、2nm為一個節點,一步一步艱難攻克的。在這期間,DRAM效能及價值的進展大部分是靠架構設計的變更,靠製程進步的少。

影響讀取速度最大的sense amplifier成長有限,速度漸趨常數。在資料輸入、輸出速率的成長,全靠預取(prefetching)、bank grouping、通道分離(channel splitting)這些在緩衝與多工之間的設計改變來提升。也就是說,製程微縮對於DRAM價值的持續提升,已呈現疲態。

DRAM因為面臨的應用目的不同,標準也開始分化。有DDR(Double Data Rate)、LPDDR(Low Power DDR)和GDDR(Graphic DDR)三個主要系列。DDR系列原來就是主機、伺服器一路沿用下來的,主要價值在高容量和可擴充性,所以過去一直用模組條。GDDR以前用在顯示卡,圖的是大頻寬。後來圖形處理器的應用延伸到AI,GPU、TPU也都需要寬頻DRAM。LPDDR的需求主要是用在行動器具,從手機最早使用的Pseudo SRAM就需要特殊的低功率DRAM製程。這三種應用代表三種不同的市場價值,如果製程微縮不能再創造新價值,異構整合就要接下棒子。

始於2010年稍後,用封裝的方法來改善DRAM效能的提案紛紛出爐,後來在異構整合正式成為半導體界技術指標後,紛紛匯入這時代趨勢的洪爐。這3提議是HMC(Hybrid Memory Cube)、Wide I/O和HBM(High Bandwidth Memory),它們分別對應異構整合版的DDR、LPDDR和GDDR。

HMC是Micron和Intel提出的。它只有記憶體與其控制邏輯的堆疊,它與處理器連接的介面是serdes,序列式介面減少很多的連線;追求的是記憶容量的擴充以及容易插拔,如同模組條一樣,連一般使用者都可以自己處理。可惜這提議兩年前美光自己撤了。

Wide I/O由三星提出,已成為JEDEC的標準。它堆疊記憶體於處理器上,以矽穿孔(TSV)連接上下晶片,這樣連線距離大幅縮短,功耗也可以隨之降低。但是由於I/O眾多,TSV佔掉很大寶貴的邏輯晶片面積。另外把記憶體堆疊在處理器也不太妙,熱耗散的安排很麻煩。所以Wide I/O至今還不見大量商業使用。

HBM在起初就因為電競的需求快速起動,而AI的浪潮隨之襲來,是現在進入量產的異構整合記憶體。HBM的多個記憶體晶片與其控制邏輯垂直堆疊,下頭透過interposer中的連線與也是在interposer上的處理器連接,而interposer比PCB能容納更多的連線。即使當初的目的取向是頻寬,在現在的技術中它也是每位元傳輸功率最低的。

DRAM由於最早受製程微縮遲緩的影響而成為最先踏入異構整合的半導體次產業之一。異構整合變成記憶體持續創造新價值的主要手段,這個論述很容易驗證,看看有多少記憶體公司開始蓋自己的封裝廠就知道了!

現為DIGITIMES顧問,1988年獲物理學博士學位,任教於中央大學,後轉往科技產業發展。曾任茂德科技董事及副總、普天茂德科技總經理、康帝科技總經理等職位。曾於 Taiwan Semicon 任諮詢委員,主持黃光論壇。2001~2002 獲選為台灣半導體產業協會監事、監事長。現在於台大物理系訪問研究,主要研究領域為自旋電子學相關物質及機制的基礎研究。