智慧應用 影音
EVmember
Automation

晶片大勢,分久必合、合久必分

Cerebras第2代大型AI晶圓級引擎WSE 2,升級至採台積電7奈米製程,搭載核心數倍增至85萬個、共2.6兆顆電晶體。

三國演義第一回就開宗明義地說明:「話說天下大勢,分久必合,合久必分。」這句話用來形容IC晶片也是非常的貼切。

IC晶片由早期單一功能晶片,演進到多功能的多晶粒封裝(multi-chip module;MCM),到系統單晶片(system on a chip;SoC)、系統級封裝(system in a package;SiP),以至於到最近俗稱的小晶片(chiplet)。這些分分合合一路走來,與半導體製程及封裝測試技術,乃至於系統端的應用都有著密不可分的關係。

最早期的系統應用,都是將各式不同功能的IC,以印刷電路板的方式整合在一起。但隨這系統端所需操作的頻率愈來愈高,以及縮小尺寸的要求,將幾顆核心的IC整合在同一個封裝內,以縮短彼此間的傳輸距離,成為一個趨勢,多顆晶粒的封裝技術(MCM)應運而生。此外SiP、異質整合,乃至於3DIC,都是更為先進的封裝方式,技術上包括了晶片的堆疊。總之若晶片設計或晶圓製程上,無法滿足系統端的需求,就會尋求在封裝上提供解決的方案。所以晶片設計、晶圓製作以及封測是三足鼎立,而彼此間隨著時間及技術演進互有消長。

裸晶良品(known good die;KGD)在多晶片的封裝上是個很大的挑戰,通常一顆晶片都得經過封裝後,才能做完整的測試再出貨。但是在多顆裸晶共同封裝在一個模塊上,若無法確定每一個裸晶都是良品的話,勢必會造成良率上的重大損失。為了確保每顆裸晶都是良品,業者大力開發了晶圓上的測試技術(chip probe),這包括了複雜的探針卡(probe card),以及測試設備,而這些產品也形成了整體產業鏈的重要環節。

隨著晶圓製程技術愈來愈成熟與進步,晶圓廠已經可以在同一套製程中,提供不同工作電壓或崩潰電壓的電晶體。同時扮演重要角色的嵌入式記憶體,如快閃記憶體(Flash)、EEPROM、OTM(one time memory),也都能逐一實現在同一片晶圓中。至此結合了邏輯運算、類比電路、記憶體,甚至於高壓電源管理,系統單晶片的架構終於整合且可具體實現。

蘋果的M1晶片可以說是目前系統單晶片的極致,整合了Arm架構的CPU、GPU、AI神經網路的加速引擎,以及連結這些單元的fabric匯流排介面。比起x86的架構,M1晶片具備了高效能、低功耗及高集成度的優勢,M1 Max一顆晶片內含了570億個電晶體,是目前個人電腦晶片的翹楚。

系統單晶片的另一個極致就是NVIDIA的GPU,NVIDIA最新一代的Hopper GPU,內涵800億個電晶體,1.5萬個核心,使用台積4奈米的製程,而每一顆晶片的長寬邊長將近3公分。這顆巨無霸的晶片,直接挑戰的就是晶圓廠的良率,以及後續的封裝測試,而每一片12吋晶圓能有效使用的面積也會受到影響。假設系統上對於高效能運算(HPC)晶片的需求持續增加,在單一晶片的面積無法再增加的情況下,就得開始做適度的切割,這也是小晶片被提出的原因。

值得一提的是,NVIDIA GPU的命名一直使用著名科學家的姓氏,如之前的安培、伏特、巴斯卡等。此次的Hopper是美國著名的女性電腦專家,官拜海軍少將,而她的名字Grace也被命名為NVIDIA第一顆即將商品化的 CPU。

小晶片的提出,除了舒緩晶片面積持續增加的挑戰外,另外也可將單晶片內不同功能的區塊加以分割,以不同的製程條件來實現。比如說晶片的核心以5奈米來實現,而其I/O或主管控制匯流部分,就可以用較成熟的製程來實現,以進一步優化成本。因此在多個小晶片間的傳輸通訊協議就很重要,這也是小晶片聯盟所提出的介面標準UCIe(Universal chiplet interconnect express)。事實上這就是異質整合的具體實現,換言之也就是SoC的進階版system on integrated chips(SoIC)。

在這一股晶片分合的大勢下,有家新創的晶片設計公司卻反其道而行,將整個12吋晶圓製作成單一高速運算的晶片,晶片的邊長超過20公分,內含了1.2兆個電晶體。其所持的理由是,未來晶片在傳輸一個位元所損失的能量,會大於去運算一個位元所需的能量,而這種設計並可以增加操作的頻率。此種做法是否會引領風潮,且拭目以待。

十多年前喧騰一時,但卻胎死腹中的18吋晶圓計畫,最近又被有心人士提出,以應付愈來愈龐大的單一晶片。看來半導體的研發人員,一直在挑戰問題以及提出解決問題的方案,也就不斷地在分分合合的道路上邁步向前。

曾任中央大學電機系教授及系主任,後擔任工研院電子光電所副所長及所長,2013年起投身產業界,曾擔任漢民科技策略長、漢磊科技總經理及漢磊投資控股公司執行長。