Reserch
Infineon

二氧化鉿鐵電記憶體面臨的挑戰

  • 林育中

鐵電記憶體是目前各家記憶體公司、甚至系統晶片公司戮力以赴的目標。法新社

新材料的使用或熟悉材料的新應用大概是目前半導體創新的最大驅動力之一,前者如二維材料的引進,後者如二氧化鉿(HfO2)之於鐵電記憶體。二氧化鉿自28nm以下就被廣泛應用於CMOS的髙k介電質以及DRAM電容中的介電質。之後又被應用於ReRAM的阻變材料,是半導體已極其熟悉的材料。

摻雜(doped)的二氧化鉿在斜方晶相(orthorhombic)具有鐵電性質(ferrielectric),此一現象自從2011年被發現後,迅速導入記憶體元件應用的工程開發。雖說鐵電記憶體元件理論上可以有FeFET (像NAND)、FeRAM (像DRAM)、FTJ (穿隧元件,像MRAM)等形式,但是由於FTJ需要較大的讀取電流,目前認為FeFET和FeRAM是比較近期可以實施的方案。

二氧化鉿是在摻雜其他物質後才會產生鐵電性質。晶體摻雜其他物質後必然產生缺陷-主要是氧空缺(oxygen vacancy),影響鐵二氧化鉿鐵電性質表現的也是氧空缺,是成也蕭何,敗也蕭何。

FeRAM和FeFET主要面臨的問題有3:1、是銘刻(imprint);2、是喚醒效應(wake-up effect);3、是耐久性(endurance)的問題。

銘刻是指鐵電記憶體為了維持在一個狀態的穩定性,以致於造成另一個狀態保留時間(retention time)喪失的傾向。它可能的起因是氧空缺的電荷捕捉(charge trapping),到目前為止這問題的研究還不夠,但這問題與第3個問題耐久性息息相關,所以向第3個問題攻關也可能改善銘刻的問題。

喚醒效應是指鐵電記憶體元件會經歷原始(pristine)、喚醒(woken-up)以及疲乏(fatigue) 3個階段。原始階段大概是使用1000次左右前的階段,它的電流/電壓曲線(I-V curve)與理想的狀況不同,電流稍低,而且電流的峰值會分叉。喚醒階段的I-V曲線是理想的元件工作曲線。疲乏階段大約發生在使用百萬次以上,此時I-V曲線的電流峰值又會稍為下降。此三階段變化的原因可以用氧空缺密度的移動來解釋。在原始階段,氧空缺集中在介面處。使用幾次後,介面的氧缺陷密度減少,塊材(bulk)部分全部變成鐵電相。進入疲乏狀態後,塊材部分氧缺陷密度增加,漏電流開始增大。喚醒效應的問題可以用提髙退火溫度或調整摻雜密度來緩解,但都有相應的工程代價要付出。

二氧化鉿鐵電記憶體的耐久性大概在1010~1011,比以前PZT (lead zirconium titanate)材料鐵電記憶體要差4、5個數量級,這不打緊。但是與DRAM所需的1012還差些,這就會大幅限縮應用的範圍。它失效的癥狀先是漏電流顯著增加,接下來是極化的疲乏。這個問題最主要的原因是翻轉極化狀態所需的電壓j為擊穿電壓(breakdown voltage)的60%~80%,二者的差距太小,以至於每次在寫入時,對鐵電材料也造成相當傷害。但是用於鐵電記憶體的二氧化鉿擊穿電壓低還是因為其有氧缺陷,結構較脆弱。所以透過對氧缺陷的操控,還是有可能提升耐久性的。

看來要面對的挑戰還不少,但是鐵電記憶體還是目前各家記憶體公司、甚至系統晶片公司戮力以赴的目標,為什麼?10年以上保留時間、最快寫入時間1ns以下、耐久性近乎DRAM、FeFET可以在22nm實現,也有3D堆疊製程的可能性、FeRAM如使用深溝電容的方式可以在10nm以下製造。這些優點或許必須取捨,無法實現在同一元件上,但是折衷之後取得最優化結果,可以在記憶體生態區中取得一特定區位,這點是毋庸置疑的。

現為DIGITIMES顧問,1988年獲物理學博士學位,任教於中央大學,後轉往科技產業發展。曾任茂德科技董事及副總、普天茂德科技總經理、康帝科技總經理等職位。曾於 Taiwan Semicon 任諮詢委員,主持黃光論壇。2001~2002 獲選為台灣半導體產業協會監事、監事長。現在於台大物理系訪問研究,主要研究領域為自旋電子學相關物質及機制的基礎研究。