厚翼科技提供時序控制晶片之記憶體測試解決方案

厚翼科技提供整合性記憶體自我測試電路產生環境方案。

DIGITIMES Research預估2017年4K TV出貨量將達8,000萬台，較2016年成長48.1%。當進入高畫質紀元，時序控制晶片Timing Controller Chip；T-CON Chip)需提升其所支援的解析度，處理高畫質畫面，進而將完美的畫面呈現於面板上，為了節省影像傳輸介面的頻寬耗損，因此時序控制晶片內多半會內建SRAM記憶體。

當內建SRAM容量愈來愈大時，相對時序控制晶片製造的成本也隨之增加，並成為時序控制晶片製造端的不穩定因素。為確保時序控制晶片上的記憶體工作正常，內建自我測試技術(Built-In Self -Test；BIST) 成為晶片實作中，不可或缺的一部分。

自我測試電路 (Built-In Self-Test)，可以提高測試的錯誤涵蓋率，縮短設計週期，增加產品可靠度，並加快產品的上市速度。由於傳統的測試做法是針對單一嵌入式記憶體開發嵌入式測試電路，所以會導致時序控制晶片面積過大與測試時間過久的問題，進而增加時序控制晶片設計產生的測試費用與銷售成本。

另外，傳統記憶體測試方法無法針對一些缺陷類型而彈性選擇記憶體測試的演算法，將導致記憶體測試結果不準確。有鑑於此，厚翼科技特別開發「整合性記憶體自我測試電路產生環境-Brains」，以解決傳統設計之不足。

因應高畫質世代來臨，時序控制晶片內含之記憶體數量勢必愈來愈多，此時，記憶體測試解決方案亦成為晶片設計中不可或缺的一環。藉由Brains自動化產生相對應的記憶體測試電路，對使用者來講，不需太過繁複的設定過程，即可完成記憶體測試解決方案的實作。對於分秒必爭的ASIC實作時程來說，可節省相當大的時間。

除此之外，Brains彈性的設定選項，以及基於自有專利所建構的硬體電路，都是使用者在實作記憶體測試解決方案的一大利器。