3D IC內埋式基板技術的殺手級應用

2.5D技術已廣泛應用到CPU/GPU/FPGA等邏輯運算晶片。IBM/AMD

台灣為全球封測產業重鎮，日月光、矽品、力成與南茂等在全球封測代工市占率高達56%，SEMI指出，預估2013年台灣封裝材料市場達59.3億美元。IT IS預估3D IC相關材料？基板至2016年達到18億美元；Yole指出，矽或玻璃材料的2.5D中介板市場在2017年達到16億美元，而使用3DIC+TSV技術的產品，涵蓋從記憶體晶片、邏輯晶片、CMOS影像感測晶片、整合MEMS微機電速度？慣性感測晶片等，將從2011年27億美元成長到2017年400億美元...

2.5D中介技術先行 FPGA、GPU/APU搶先導入量產

雖然3D IC+TSV的立體化堆疊技術，能夠以最小面積增加晶片的密集度，減低成本與縮小產品尺寸，進而可改善晶片的性能與可靠度，三星也率先導入同質性3D IC堆疊的NAND Flash快閃記憶體、DDR3記憶體，以及桌上型、筆記型電腦專用的堆疊式Wide I/O DRAM晶片。高通(Qualcomm)、博通(BroadComm)等IC設計業者也已導入3D TSV技術來設計下一代更高密集度的IC。

前面提到，3D IC應用在異質性整合(Hetergeneous Integrated)，將各種不同邏輯製程、操作特性的矽裸晶片堆疊起來，利用TSV(矽鑽孔)技術進行晶片互連，但是將不同製程、不同種類晶片進行堆疊時，功耗與散熱問題將有需要特別處理。

若只疊上一顆1V電壓、2W功耗的DRAM晶片，啟動電流約兩安培，若上面再疊上一個2GHz、多核心處理器CPU或圖形處理器(GPU)，動輒需要數十瓦甚至超過百瓦，光啟動電流可能高達幾十安培，幾乎要用到汽車級用蓄電池才能應付，這種晶片對於設計行動可攜裝置而言是致命傷；而且在如此有限的密集面積內供應大電流，對供電線路的佈線設計、功率晶片的選擇是技術挑戰，甚至電流本身就是影響線路效能與穩定性的最大干擾源。

高頻運作的CPU、GPU晶片，通常可耐熱到120度，但DRAM、NAND Flash裸晶超過85°C以上時，其刷新機制、儲存耐受度就會出現異常，若將CPU與DRAM、NAND Flash疊加在一起，CPU的高熱會影響到DRAM、NAND Flash；另外像光電轉換裝置，溫度達到80°C以上時運作穩定度會大幅降低。還有不同種類的裸晶材料，堆疊在一起時，得考慮不同熱膨脹係數所造成封裝機構上的熱應力效應，甚至過熱時會導致堆疊晶片層的變形甚至錫裂。如何妥善安排這些溫度特性不同的晶片堆疊次序，散熱時不會相互影響，是相當嚴苛的技術挑戰。這也就是目前已量產的3D IC，優先出現在低功耗的DRAM、NAND Flash等同質性堆疊產品的原因。

2.5D IC(或2.5D Interposer)技術最早由封測廠龍頭日月光(ASE)所提出，後來亦成為半導體業界遵循的術語。其方式是讓各種不同製程？工作特性的裸晶，不再相互堆疊，而是採取彼此平行緊密排列，放置在玻璃或矽基材料的Interposer(中介層)上面進行連結，往下再連接到PCB電路板，縮短訊號的延遲時間、提升整體系統效能；每個平行併排的裸晶，可以單獨測試後再進行併排穿孔、構裝，不需經過熱？電磁輻射測試，只要放置在中介板(Interposer)封裝後再經過一次整體整合測試即可。若進行3D IC堆疊時，必須再針對堆疊中的每一層進行熱？電磁測試；其中一個裸晶有問題，整個3D IC堆疊裝置就得報銷。

2.5D IC被半導體產業視為過渡到未來3D IC的中介技術，除了借助Interposer來扮演晶片之間的溝通橋樑之外，在裸晶與Interposer的組合與材料特性、熱應力等問題也必須加以留意。相較於3D IC，2.5D IC技術瓶頸較低，所使用的矽中介層電路板(SI Interposer)，一般不需要像處理器晶片那樣使用到40nm甚至28nm先進製程，製造成本得以降低。

以Xilinx 2.5D的FPGA處理器晶片為例，28/40nm的FPGA裸晶片併排後，安置於65nm的矽中介板，比起以往用40nm甚至28nm的SOC製程總成本還要低廉。因此，2.5D IC的應用領域並不侷限於記憶體晶片，FPGA、CPU、GPU等高性能、高整合度的邏輯運算晶片，已經開始應用2.5D Interposer技術。

2.5D/3D IC的殺手級應用

將2.5D IC概念發揮並導入量產的半導體業者，以可程式邏輯閘陣列(FPGA)大廠賽靈思(Xilinx)與Altera為代表。兩家均採用台積電的CoWos(Chip on Wafer on Substrate)的2.5D IC技術。像Xilinx的Virtex-7 2000T FPGA晶片，以28nm裸晶緊密併排，裸晶底下微凸塊連接到一個65nm製程的矽中介板(Si interposer)後，以矽鑽孔(TSV)技術連接到錫球，再透過錫球連接到下方的PCB板。

另外，在IBM Power 8處理器、英特爾(Intel)的第四代Core i處理器(Haswell)所搭配的Intel Iris Pro 5200(GT3e)圖形晶片，以及拿下SONY PlaySation4遊戲機訂單的超微(AMD)半訂製化的八核心APU，也會使用到2.5D IC封裝技術。

至於3D IC部份，除了同質性堆疊的DRAM晶片(Wide I/O)、NAND Flash晶片已經使用以外，Altera最近公佈下一代20 nm FPGA產品，將使用台積電下一代20nm製程加上3D IC異質性整合推疊技術，整合兩組以上FPGA裸晶、ARM多核心處理器晶片、用戶可訂製HardCopy ASIC晶片、精度可調DSP數位訊號處理器、以及多層堆疊的MemoryCube記憶體晶片。

台灣為全球封測產業重鎮，日月光、矽品、力成與南茂等在全球封測代工市占率高達56%，也是3D IC產業鏈中的最後一哩關鍵。如前所述，日月光(ASE)採用SEMI規範平台的3DS-IC標準，並與Design House、Foundry積極合作，完成Die to Die、Die to SiP疊合互連規範，及3D堆疊、計量與封裝信賴度確認。

另外，台積電也推出2.5D/3D IC結構的CoWoS(Chip on Wafer on Substrate)整合生產技術，提供包含TSV/3D、各種凸塊材料的植球技術、矽中介層(Si-Interposer)以及各種次系統整合等一站式購足服務。同時持續投資2.5D/3D IC技術，加速EDA、IP、測試、設備、矽晶圓供應商與封裝廠整個產業鏈導入速度。聯電則與下游封測廠尋開放產業模式(Open Ecosystem Model)發展3D IC技術。

工研院IEK指出，3D IC技術在2010前就已導入NAND Flash與DRAM等記憶體儲存晶片，從2010年以後，更導入CIS(CMOS影像感測器)、MEMS(微機電)元件的量產，還有功率放大晶片(PA)、LED照明晶片的封裝、光電轉換元件的封裝等應用。2013年預計同質性多層堆疊的MemoryCube、Wide I/O DRAM即將量產；而整合多核CPU、FPGA、ASIC、記憶體、光電元件的異質性3D IC(Heterogeneous 3D IC)，預期2014~2015年間將會導入實際量產階段。