宜特晶背FIB電路修補能力突破7奈米製程

宜特FIB電路修補技術各階段里程碑。

隨半導體產業朝更先進製程發展之際，宜特電路修補技術(IC Circuit Edit)檢測技術再突破。宜特通過先進製程客戶肯定，IC晶片背面(Backside；晶背)FIB電路修補技術達7奈米(nm)製程。

針對IC設計業者為何須進行電路修補，宜特表示，由於即使電路模擬軟體不斷地提升演進，仍難以100%來確保晶片的設計及布局正確性，一旦發現電路瑕疵只能再次進行光罩改版；然而光罩價格不斐，且重新下光罩後，等待修改過後的晶片時間通常超過一個月。因此，多數IC設計業者，會選擇進行IC電路修補，只需幾個小時內即可完成修改，確保電路設計符合預期，並降低時間及金錢的成本耗損。

隨著摩爾定律，半導體製程從1微米(um)、0.5微米(um)、0.13微米(um)不斷微縮到奈米(nm)等級，如此先進製程的電路修補，考驗FIB實驗室的技術發展及應用能力。特別當製程來到16奈米(nm)以下的製程，封裝形式多數為覆晶技術(Flip Chip)，因此FIB電路修補就必須從晶背來執行，整體困難度也隨之增加。

宜特進一步指出，7奈米(nm)先進製程的晶背電路修補，會有兩個挑戰。第一個是電晶體密度倍增：每平方毫米密度約是16nm製程的3.5倍，要穿越遍佈於底層的電晶體進行修補困難度將大幅度提升；第二個則是薄且小的間隙：7奈米(nm)製程的金屬與介電層的間隙、寬度、厚度，多為40奈米(nm)或以下，面對薄且小的製程，如何精準定位目標、清楚辨識電路及避免過度曝露金屬，更是修改技術能力重要關鍵。

宜特於1994年成立，從IC晶片的FIB電路修補起家，2011年即提供40/28奈米(nm)先進製程電路修補技術，2015年時完成20/16奈米(nm)晶片正面的電路修補技術，並於2016年挑戰完成16奈米(nm)的IC 晶背(Backside)FIB電路修補技術。2018年完成12奈米(nm)修補。

2019年，宜特FIB電路修補技術再突破，成功完成7奈米(nm)製程的Backside電路修改，協助先進製程晶片設計業者在電路驗證、偵錯、失效分析上更直接、靈活且快速的選擇，加速產品上市時間。