MIPS、Open-Silicon、Dolphin以台積電40奈米製程達成時脈超過2.4GHz的ASIC CPU效能 智慧應用 影音
DFORUM
ST Microsite

MIPS、Open-Silicon、Dolphin以台積電40奈米製程達成時脈超過2.4GHz的ASIC CPU效能

  • 黃書瑋

Open-Silicon、MIPS及Dolphin共同宣布,在一般條件下,成功完成時脈超過2.4GHz的高效能ASIC處理器投片。此效能若依照台積電參考流程的時序收斂(timing closure) 簽核條件來評比,是目前市場上頻率最高的ASIC處理器,充分展現出這三家業者具備開發高效能處理器的領先技術。此高效能ASIC處理器是Open-Silicon與MIPS科技繼去年底宣布完成65奈米、1.1GHz測試晶片後的延續性測試晶片開發計畫。

此元件中包含MIPS32 74Kf處理器核心,這是一款超純量、亂序(Out of Order) CPU,具備高效能整合式浮點運算單元(FPU)、DSP延伸指令、32K L1快取和32K L1資料快取、以及晶片上(on-chip) 8K PDtrace記憶體緩衝器。MIPS32 74K核心是可完全合成的授權IP核心,具備可實現最高頻率的15級管線,已廣泛用在高階數位消費裝置、機上盒、以及家庭網路方案中。與先前的65奈米設計相同,此晶片的RTL設計是由MIPS科技負責,由Open-Silicon利用Dolphin的記憶體技術完成晶片建置。台積電透過其CyberShuttle原型計畫製造這款晶片。

為了最佳化效能,Open-Silicon採用其CoreMAXM技術,以作為特定設計庫的補強。針對此設計,Open-Silicon開發了159個新的LVt單元以及147個RVt、和HVt單元,用來最佳化MIPS 74Kf核心與FPU間的關鍵路徑。其他的先進實體設計技術包括Open-Silicon的優異處理器平面規劃(floorplanning)、時脈樹合成、以及時脈驅動的布局最佳化。實體設計則是採用Cadence的EDA布局工具。

議題精選-展情速遞