恩智浦USB信號完整性解決方案
- DIGITIMES企畫
-
USB(通用序列匯流排)從十多年前的1.5M/12Mbps，USB 2.0的480Mbps，到4年前USB 3.0進一步推進到5Gbps，而很快的USB 3.1(10Gbps)規格也將於明年正式現身，USB規格越來朝向高速化發展，對於USB主控晶片、週邊廠商而言，將面對瀕臨物理極限的超高頻信號，所帶來的信號穩定性、驗證上的挑戰…
恩智浦半導體(NXP)高速傳輸介面產品行銷總監吳韶阡，提到1998年Compaq、Intel、Microsoft與NEC推出的USB 1.1─當初主要考量PC與數據機╱撥接網路的連接、隨插即用(Plug-&-Play)，以及介面擴充性。USB 1.1提供了Low Speed (1.5Mbps)與Full Speed (12Mbps)兩種速度，同時透過集線器(Hub)，最多可串接127個USB裝置。
因應PC處理器效能提昇，且PC週邊裝置同步增加處理效能與功能性，使用者有影像處理的需求，2000年Compaq、HP、Intel、Lucent、Microsoft、NEC與NXP推出USB 2.0─首度把傳輸速率提高40倍來到480Mbps，維持跟既有USB 1.0/1.1的相容性，也追加了USB OTG(On the Go)規範，使得像多媒體播放器(MP4 Player)、數位相機、行動電話等週邊裝置，能對PC做雙向溝通。至此USB 2.0推出迅速成為市場主流，成為PC、筆電、消費性電子裝置的唯一匯流排標準。
2006年硬碟循序讀寫速度超越450MB/s，加上Flash快閃記憶卡、Blu-ray藍光影碟，千萬畫素的數位相機、數位攝影機等的影像╱視訊資料量，已超越USB 2.0的傳輸量的負荷；由HP、Intel、Microsoft、Renasas、ST-Ericsson與TI於2009年5月提出USB 3.0，並於2011年有相關主控╱週邊晶片的應用。USB 3.0採用跟PCI-E、SATA同等級的SuperSpeed高速串列差分電路，一舉把傳輸速率提升到5Gbps(SuperSpeed)，為USB 2.0 HiSpeed(480Mbps)的10倍；支援USB 2.0半雙工與USB 3.0全雙工模式，並維持跟既有USB 1.1/2.0的相容性。
吳韶阡指出USB 3.0的5Gbps速度驅動新興應用，像透過USB 3.0傳送1080p/60fps的高畫質影像，連接超高速儲存裝置(例如450MB/s的SSD固態硬碟)，以及更多功能的USB Docking擴充底座。但目前顯示頻寬加上儲存裝置(SSD)與其他I/O功能，已經把USB 3.0的5Gbps頻寬用滿，而SSD與Hybrid HDD混合硬碟在三年內傳輸速率將突破500MB/s；4Kx2K(4096x2160)畫質顯示器透過USB匯流排需要9Gbps頻寬，促使USB聯盟進一步要推廣10Gb USB(USB 3.1)，v1.01版規格預計2013年7~8月推出。
USB 3.1使用現有的USB 3.0連接頭╱連接線，以提供10Gbps的傳輸速率，是現有USB 3.0 SuperSpeed(5Gbps)的兩倍頻寬，以因應未來三年內的頻寬需求；採用更佳的128/132b編碼，比USB 3.0的8b/10b編碼效率提昇了20%(97% vs 80%)。
吳韶阡舉出10Gbps USB 3.0的應用實例，像是筆電透過USB 3.1排線直接連接4Kx2K顯示器，或者連接USB 3.1 Hub，其中一埠分出5Gbps頻寬存取SSD硬碟，另外一埠分出5Gbps頻寬輸出訊號到外接顯示器做1080p/60fps顯示。
複製一首4MB的MP3歌曲或影像檔，USB 1.1/2.0/3.0/3.1分別需要5.3、0.1、0.01、0.005秒；複製一張256MB記憶卡，則分別需要5.7分、8.5秒、0.8秒、0.4秒；複製一隻16GB USB隨身碟，則分別需要5.9小時、8.9分鐘、53.3秒與26.65秒；複製DVD電影(以6GB計算)，則需要2.2小時、3.3分鐘、20秒與10秒，若複製25GB HD藍光影碟，則需9.3小時、13.9分、70秒與35秒。
高速電路面臨的佈線與信號完整度挑戰
吳韶阡提到以現在普遍的USB 3.0為例，所允許全功率傳輸通道的訊號衰減值為-20dB，因此在PC平台的佈線設計，從USB主控晶片到USB連接頭走線長度限制在2~12英吋，USB裝置的PCB板長度只能1~4英吋，同時外部連接線總長度限制3公尺。
而USB 3.1使用USB 3.0相同的線材、連接頭與PCB，一樣是-20dB訊號衰減值，由於傳輸時脈╱速率提高到10Gbps，因此PC/NB主機板從主控晶片到連接頭走線長度限制縮成4~12英吋，同時連接線長度限制為1公尺，因此對大型伺服器或儲存系統而言，可能還需要外加訊號放大器(Repeater)裝置或相關電路。
吳韶阡指出，高速電路容易遇到的ISI(Intersymbol Interference；符際干擾)，也就是連續性高速脈衝訊號方波，在極有限的傳輸頻寬下，因為訊號延遲的偏移，而造成相鄰脈衝訊號的波形重疊、相互影響與干擾現象。以5.4Gbps原始訊號為例，在4G BW頻寬下呈現的訊號眼圖(eye diagram)相當清晰，訊號抖動情況也很少；若改以2G BW頻寬傳輸，此時訊號波形眼圖、抖動情況比較明顯；用1G BW頻寬傳輸時，訊號波形的眼圖呈現嚴重的交互重疊、抖動現象。為了解決ISI，可在接收端增加連續時間線性等化器(Continuous Time Linear Equalizer；CTLE)；發送端可導入離散時間線性等化器(Discrete Time Linear Equalizer；DTLE)運算電路。
去除ISI符際干擾的CTLE/DTLE等化電路設計
高速電路還會遇到資料通道損耗(Lossy channel)的問題，也就是因為連續性快速的邏輯0與1的切換，還來不及擺動到該有的電壓振幅，訊號就已經遺失，造成接收端示波器的眼圖呈現閉合狀態；因此藉由去強化(De-Emphasis)電路機制，將連續性的電壓振幅波刻意降低一點，可以降低連續波形的抖動與相互干繞的情況，在接收端所量測的眼圖會重新開啟。
吳韶阡列出NXP開發中採區域分頻(Frequency Domain)設計的第二代USB 3.1傳送等化電路。採有限脈衝響應濾波器設計(Finite Impulse Response；FIR Filter)，採三迴路去強化(3 tap De-Emphasis)設計，將連續性的邏輯0、1、0的訊號擺動電壓振幅從0V、1V、0V降至-0.1V、0.6V，-0.3V，傳輸訊號衰減值在10Gbps超高速輸出時僅-15dB。
接收端電路採用離散時間線性等化器(Discrete Time Linear Equalizer；DTLE)運算電路。理想的等化器可隨頻率拉昇而提昇訊號等化效果，把內部互連傳輸的高頻訊號衰減值做適度補償修正；但受限於系統成本與功耗設計，等化器設計目標僅能把訊號失真控制到可容忍的範圍。NXP在USB 3.0接收端電路就採用第二代CTLE等化電路設計，降低訊號衰減曲線的擺盪程度。
在非線性失真效應與接收端等化器的選擇上，目前線性等化器(Linear Equalizer)會面臨到不同時間內因為終端訊號反射，所造成電路阻抗的不連續性(Impedance Discontinuity)，隨著佈線拉長而造成訊號時脈抖動、回波損耗(Return Loss)、串音干擾(Cross-talk)與隔離間斷(Off Isolation)等非線性訊號失真，需要採用比較複雜的像決策回饋等化器(Decision feedback equalizer；DFE)設計。
DFE特性在於採離散式訊號波形取樣，協助藉由先前的資訊位元的判讀，移除訊號之間的ISI符際干擾，在不增加額外噪訊下提昇整體電路的噪訊比(SNR)。DFE與CTLE的組合，會使得高速介面電路的設計複雜化。
NXP高速電路訊號等化放大解決方案
吳韶阡介紹NXP所開發的PTN36241B –USB3.0驅動放大晶片(Re-driver)，採HVQFN24封裝(4 mm x 4 mm, 0.5 mm pitch)，支援USB 3.0的5Gbps SuperSpeed模式，以I2C Bus提供五階邏輯(4.5/7.5/9/6/15dB)與11組(0/1.5/3/4.5/6/7.5/9/10.5/12/13.5/15dB)可程式化等化選項，4組邏輯(-3.5/-6/-9.5/0dB)與4組可程式化(0/-3.5/-6/-9.5dB)去強化(De-Emphasis)選項，以及5組邏輯(400/600/850/1000/1100mV)
、24組可程式化(50~1200mV@50mV間隔)擺動電壓選項，提供高鏈接迴路之間的高頻訊號衰減補償與去除ISI，接收端終端電阻偵測(Rx Termination Indication & Detection)、低頻週期信號(LFPS)偵測與引用，並支援熱插拔功能。PTN36241B晶片提供HBM 8kV與CDM 1kV的靜電防護能力。
NXP PTN36242L─USB 3.0 Re-Driver放大晶片，採HVQFN32封裝(尺寸3mm x 6mm x 0.85 mm,0.4mm Pitch)。提供雙埠╱四通道USB 3.0訊號放大，以發送端去強化(De-Emphasis)與擺動電壓調整方式，結合接收端的等化電路來移除ISI與高頻訊號遺失。具備自動接收端阻抗偵測能，同時在工作、閒置與節電模式下功耗僅235mA、6mA與0.4mA的優異低功耗。
