志聖領先同業發展真空壓膜技術　獲半導體一線大廠青睞

志聖工業SEMI事業處協理楊正平。

隨著智慧型手機、電子閱讀器等各種行動裝置的普及，系統級封裝將成為趨勢，其中3D IC堆疊封裝技術無疑地將成為半導體業者決勝的關鍵。目前半導體產業從前段的晶圓製造廠，一直到後段的封裝測試廠，紛紛投入布局3D IC的製程研發與技術整合，而半導體設備開發業者也卯足全力，企圖搶攻3D IC未來龐大的商機與市場。

台灣老字號的設備龍頭大廠志聖工業近年來亦積極布局3D IC相關製程設備的開發，2009年推出半自動晶圓壓膜機、2010年推出全自動晶圓壓膜機，2011年更進一步在壓膜機設備增加多項功能，並且目前已獲得台灣多家一線重量級半導體業者的青睞，現正進行相關製程開發的合作。

志聖工業SEMI事業處協理楊正平表示，具有矽中介層(Silicon Interposer)的3D IC絕對是半導體產業未來10年最重要的技術。而所謂3D IC係指在矽中介層的兩側面堆疊IC，雖然目前3D IC在大量商品化還有一些技術門檻與良率瓶頸等待克服，但目前半導體業界在2.5 D IC堆疊封裝方面已獲致不錯的成效；而所謂2.5 D則是指只有在Silicon Interposer的單面堆疊IC。

楊正平表示，無論是2.5 D或是3D堆疊封裝製程，都需要至少2至3道的重新佈線層(Re-Distribution Layer；RDL)製程，而每一層RDL皆可以乾膜(Dry Film)當絕緣層。志聖的真空壓膜機不僅可以提供3D IC最佳的RDL壓膜製程解決方案，同時並可應用於塑模(Molding)、底部填覆(Underfill)、非導電膠膜(NCF)、光阻膜(PR)，以及carrier wafer(或稱support wafer) bonding等多種不同製程的應用。

其中在光阻(PR)膜壓膜製程方面，主要是運用在3D IC的TSV製程，這個製程需要的光阻厚度至少要100微米到400微米，藉由志聖的真空壓膜機，可以將所需厚度的光阻膜1次完成壓膜製程，再經曝光、顯影及志聖的TSV蝕刻機完成；但若以傳統的spin旋轉塗佈光阻方式，每次只能增加10微米厚度，在生產速度、光阻材料利用率、生產成本等方面遠遠不及志聖的真空壓膜技術。

由於前述不同應用領域的製程，對於壓膜機的要求條件亦有所不同，而不同客戶對於製程與機台要求亦有所差異，因此志聖的真空晶圓壓膜機亦可針對客戶不同的需求，提供量身訂製的客製化服務。楊正平指出，台灣在Silicon Interposer方面的量產技術領先全球，志聖有幸能夠與這些大廠合作開發，一起建立台灣在3D IC的領導地位。

此外，今(2011)年SEMICON Taiwan展覽中，志聖亦針對LED製程，推出PSS Turn Key方案(圖案化藍寶石基板製程)，從光阻的選擇到結合黃光微影與電漿蝕刻製程，提供完整的解決方案。志聖並採用Aligner曝光機，與一般業界採用的Stepper曝光機相較，在生產速度與設備投資成本上優異許多，提供LED產業更佳光阻蝕刻選擇比、更快生產速度及最低單位成本的最佳製程解決方案。