Altera Quartus II支援28-nm編譯時間縮短4倍

Altera公司日前發佈業界成熟可靠的最新版Quartus II開發軟體，這是一套對於FPGA設計，性能和效能在業界首屈一指的軟體。

Quartus II軟體12.0版進一步提高使用者的效能和性能優勢，例如對於高性能28-nm設計，編譯時間縮短了4倍。其他更新包括擴展28-nm元件支援，包含Altera最初所支援的SoC FPGA，增強Qsys系統整合和DSP Builder工具，以及經過改進的矽智財(IP)核心等。

Quartus II軟體12.0版保持業界最快的編譯時間，讓用戶能夠將設計團隊資源集中在設計創新上，同時提高設計人員的效能。採用這一個版本軟體，與公司以前版本軟體相比，Stratix V FPGA使用者在編譯時間上平均可縮短35%，而Cyclone V和Arria V FPGA使用者編譯時間平均縮短了25%。

Quartus II軟體12.0版擴展了對28-nm FPGA的支援，包括具有硬式雙核心ARM Cortex-A9處理器的Altera SoC FPGA。用戶可以選擇並開始設計多種低成本、中階和高階28-nm FPGA，新支援的功能包含：
• 支援Stratix V GX與Stratix V GS量產元件的編程：5SGXA7、5SGXA4、5SGXA3、5SGXA5、5SGSD5與5SGSD4；
• 支援Stratix V GT FPGA的編程：5SGTC5；
• 支援最大容量的Arria V GT FPGA元件：具有最終接腳輸出的5AGTD7；
• 支援Cyclone V FPGA元件：5CEA7、5CGTD7、5CEA9、5CGXC9與5CGTD9；
• 支援Cyclone V SX SoC FPGA的編譯：5CSXFC6D6。

對於這一個版本軟體，Altera還在其Qsys系統整合工具中增加了對ARM AMBA AXI-3介面的支援，讓使用者能夠根據不同的標準介面，靈活的連接IP核心和IP子系統。Qsys是FPGA業界首款採用網路單晶片(NoC)技術的系統整合工具，為使用者提供了高性能互聯。這一個工具使用分層方法整合了IP功能和IP子系統，進而簡化系統開發。最新版具有多種使用方便的特性，可進一步提高系統設計人員的自動化工作程度，簡述特性如下：

• DSP Builder 12.0版新的數位訊號處理(DSP)支援，透過系統主控台，與MATLAB的DDR記憶體進行通訊，並具有新的浮點功能，提高了設計效能，以及DSP效率。

• 經過改進的視訊和影像處理(VIP)套裝以及視訊介面IP，透過具有邊緣自我調整演算法的Scaler II MegaCore功能，以及新的Avalon串流(Avalon-ST)視訊監視和追蹤系統IP核心，簡化了視訊處理應用的開發。

• 增強收發器設計和驗證，更新了Arria V FPGA的收發器工具套件的支援，進一步提高Stratix V FPGA收發器資料速率(14.1 Gbps)。