如何設計低耗能、高功效深度學習網路(二)

延續深度學習網路精簡設計的主題，為了符合商業價值（特別是邊緣計算的龐大機會），我們必須在正確率不打折的情況下，設計出兼具低運算複雜度、低耗電、低參數量的智能算法。目前的設計原則是將「冗餘」的運算予以精簡。原因是近來很多研究顯示目前的深度學習網路設計中夾雜了冗餘的參數以及運算。這些龐大運算由何而來，可以參考前文。依照這幾年的研究，我們將其整理為四種精簡設計策略，在本文中先介紹其中兩種。

3nm的競爭—三星的多橋通道場效電晶體

三星在5月剛開過的代工論壇中宣佈了3nm的工藝，從原來的鰭式場效電晶體（FinFET）改為多橋通道場效電晶體（Multi-Bridge-Channel FET；MBCFET）。這是閘極全環場效電晶體（Gate-All-Around FET；GAAFET）的一種，不是新創舉，但是現在元件物理嚴苛的要求讓其實施的必要性成熟了。

如何設計低耗能、高功效深度學習網路(一)

目前智能應用的普及來自近年機器學習技術的精進，其中最大的突破在於深度學習網路。給予適當的類神經網路架構以及足夠的訓練資料下，在各種智能應用中都有突破性的發展。而付出的代價則是龐大的參數模型以及運算量。舉例來說，常用的深度學習網路參數大約數百（千）萬個（浮點）參數，每次推論運算約需數個G-FLOPs，可以想像對於運算資源的需求十分龐大。

半導體製程的關鍵變化：FinFET製程已經看到盡頭了？(之三)

回顧過去早期的130nm~28nm時代，半導體製程以材料創新為主，包括銅製程、Low-k與HK/MG的材料變化。但近期的28nm~10mm世代，以3D的FinFET及2D的FD-SOI的結構性改善為主，而未來的7nm~3nm則以導入EUV來進行工程上的微細化，至於未來的3nm之後，則有待材料、結構的同步創新，且難度更高。無論是GAA、Nano-wire或FinFET with SOI，成本也都將會是天價。

半導體成國之大事　政府做法和角色宜調整

南韓的半導體政策4月正式出爐，擘劃的是由今至2030年長達10年的國家政策和執行方法。主要的目標是建立代工和設計的生態圈，成為全世界第一。投入的資源包括政策、稅收、資金、教育與人力資源、硏發、建立公共平台、創造產業需求以及公共工程採購等，動員的規模比之美國的量子信息計畫有過之而無不及。

晶圓代工這個行業的門檻「高不可攀」(之二)

根據WSTS的調查，2018年全球晶圓代工市場為653億美元，台積電以342億美元(市佔率52.4%)領先群雄，其次為三星的104億美元(15.9%)。但進入2019年第一季時，三星市佔率快速挺進到19%，而台積電卻跌到48%。是三星打了強心針，還是台積電因為季節性調整或材料出錯所導致的呢？

中美貿易大戰背後的晶圓代工世紀之爭(之一)

2018年總額653億美元的晶圓代工市場，也是行動通信大廠、5G與車聯網往上游延伸，發揮整合戰力的主戰場。過去誰能最有效率的生產，誰就可能是贏家。但在川普一聲雷之後，台積電往左往右備受關注，也讓台灣因緣際會的成為被關注的焦點。

二維材料於場效電晶體的應用

場效電晶體(Field Effect Transistor；FET)的核心是通道(channel)，材料是半導體。它的一邊接源極(source)，一邊接汲極(drain)，這兩個是場效電晶體中載子(carrier)的來處與去處。通道上有一層絕緣體，之上還有閘極(gate)，用來控制電晶體開關。當閘極施加電壓，底下的半導體變成導體，電流從源極流到汲極，這時處於「開」的狀況。電壓移去後，電晶體就回復「關」的狀況，這是半導體的ABC——控制，電子線路一切都是關於控制。

autoML自動化深度學習網路設計可行嗎？

機器學習(深度學習為其中一分支)技術成為各產業智慧化的核心能力，但是算法的設計複雜，需要專業知識與經驗，對於好的人才，需求遠大於供給。為了彌補這個空缺，這幾年自動化機器學習工具(autoML)新研究興起，希望有自動化的系統，在給定問題(通常是標記的資料)之後可以自動生成機器(深度)學習算法。在資訊理論上，這是非常複雜的問題，需要大量運算資源，所以極具挑戰。

腦機界面以及語音合成

腦機界面（Brain Machine Interface；BMI）開發迄今有15年了，最近有令人興奮的進展：將神經活動解譯成語音。這是基礎科研以及醫療界的攜手進展，而下一步—或長或短—或將要連動電子業了。