西門子與NVIDIA深化代理式AI合作 因應3D IC功耗與散熱挑戰

西門子與NVIDIA深化代理式AI合作，因應3D IC功耗與散熱挑戰。西門子

西門子宣布進一步擴大與NVIDIA合作開發的EDA代理式AI產品組合。繼 DAC 2026發布具備自驗證能力的代理式AI技術後，雙方將此能力與NVIDIA加速運算相結合，因應先進封裝領域的3D IC電氣、電源、熱分析及協同設計挑戰。

新功能將西門子的電熱分析產品整合為一套可自主運作的工程流程。透過西門子的設計空間探索與最佳化（DSE/DSO）技術，此工作流程可協助工程師利用達到簽核等級精度的物理求解器，對數百種設計替代方案進行評估與驗證。

基準測試顯示，此方法可將工程工作量減少高達95%，使原本需要數週完成的工作縮短至數小時；多達7款工具的流程設定工作，可從數天縮短至低於5分鐘，減少高達95%的工作流程設定時間；與傳統手動流程相比，設計空間探索範圍最高可擴大50倍。

西門子EDA IC事業部執行副總裁Ankur Gupta表示：「過去，進行電熱協同設計通常需要由專家協調多款工具，人工針對有限的設計方案反覆進行迭代。透過將智慧代理AI與西門子經過驗證的物理場分析技術相結合，工程師可以評估的設計方案數量最高可達以往的50倍，進而更快、更有信心地做出決策，為下一代 AI基礎架構開發提供有力支援。」

NVIDIA工業與運算工程副總裁暨總經理Tim Costa表示：「電力輸送與散熱正成為決定3D晶片設計能力邊界的關鍵因素。藉助NVIDIA Agent Toolkit和Nemotron-3.5-Lightning，西門子的智慧代理能夠協調電氣與熱分析求解器，在工程工作量減少95%的同時，將設計空間探索涵蓋範圍擴大至多50倍。這些智慧代理能夠診斷電力輸送、晶粒布局和封裝材料等因素對設計結果的影響，協助工程師找出未達設計目標的根本原因，使電熱分析真正融入晶片開發流程。」

AI工廠重新定義晶片需求

AI工廠對其內部晶片提出更高要求，包括更強大的運算能力、更高的記憶體頻寬和更好的散熱效能，同時還需要將上述能力整合至愈來愈小的實體空間內。

該發展規模由NVIDIA Rubin GPU體現，其單顆GPU可提供高達50 petaflops的NVFP4推論效能，並搭載288GB HBM4，還可進一步擴展至NVIDIA Vera Rubin NVL72等更大規模的協同設計系統。隨著運算與記憶體進一步匯聚高度整合於封裝中，功率密度不斷上升，熱量也更加集中。電熱協同設計因此不能再只是設計後期的檢查環節，而必須成為晶片設計初期就需要重點考量的核心要求。

挑戰：人工作業流程日益複雜

要解決這些挑戰，目前仍需要專業人員在多款工具工作流程間人工協調，在不同分析領域之間傳遞資料，並在電氣、功耗、熱與寄生參數萃取分析之間反覆進行迭代。

隨著設計日益複雜，工程師也受到時間與運算資源的限制，往往只能評估有限數量的設計情境。這將提高到設計週期後期才發現關鍵瓶頸的風險，並可能拉長設計週期。

解決方案：智慧代理3D IC工程工作流程

西門子為此導入一種新的工作模式。工程師只需設定設計目標，整合Intelligence Center X的Fuse EDA AI Agent即可自動調用並協調多款西門子工具。該代理式AI可執行耦合電熱分析，找出未達成的設計目標，並進一步判斷問題根源是否來自供電、佈局、材料，或是上述因素的共同作用。

代理式AI隨後利用分析結果引導設計空間探索、評估不同設計之間的權衡，並針對工程師設定的目標重新執行具潛力的配置。此一反覆迭代的流程，可協助團隊評估更多設計方案，並在開發初期發現電源與熱設計問題。

整套流程可自主調度西門子7款EDA工具，完成9個流程步驟，並在8至10小時的執行期間完成50至100個推理步驟。每一輪分析可涵蓋200至500個以上的設計要點，並針對熱傳係數（Heat Transfer Coefficient；HTC）邊界條件、功耗預算與材料堆疊組合等參數進行掃描與比較。

展示資訊

西門子也將於NVIDIA GTC Berlin展示涵蓋 EDA設計流程的更多代理式AI工作流程與功能，包括透過Catapult與Questa實現從設計規格到RTL簽核、透過Tessent實現可測試性設計（DFT）、透過Aprisa和Calibre實現從RTL到GDS的工作流程，以及透過Solido和Calibre實現的客製化IC驗證。

如欲進一步瞭解西門子的代理式EDA工作流程，歡迎造訪官網。