中文简体版   English   星期六 ,7月 20日, 2019 (台北)
登入  申請試用  MY DIGITIMES153
 
科技產業報訂閱
活動+

Mentor通過台積電SoIC 3D晶片堆疊技術認證

  • 吳冠儀

Mentor, a Siemens business宣布,Calibre nmPlatform和Analog FastSPICE Platform中的多項工具已通過台積電5奈米FinFET製程技術認證。Mentor亦宣布,已成功完成參考流程內容,以支援台積電創新的系統整合單晶片(TSMC-SoIC)多晶片3D堆疊技術。

台積電設計建構行銷部資深處長Suk Lee表示,透過提供更多功能和解決方案來支援我們最先進的製程,Mentor再次為台積電的生態系統帶來了更高的價值。雙方合作把Mentor的工具與台積電領先業界的製程技術結合在一起,能使共同客戶為高速成長的市場,包括智慧行動和高效能應用,快速推出創新的晶片產品。

Mentor與台積電密切合作,在台積電的5奈米FinFET製程上對其 Calibre nmDRC、Calibre nmLVS、Calibre YieldEnhancer、Calibre PERC和AFS Platform軟體進行認證,以使雙方的共同客戶獲益。例如,Mentor支援台積電5奈米FinFET技術的Calibre PERC可靠性驗證解決方案已特別增強,可透過為全晶片設計提供漏電流檢查來提升產品的可靠性。執行這些檢查可協助共同客戶確保不會發生過度漏電流的情況,以實現最佳的設計效能。

Mentor的AFS平台已通過台積電的最先進製程認證,使Mentor客戶能夠在台積電的5奈米FinFET製程上,信賴類比、混合訊號和射頻晶片設計的驗證結果。

Mentor成功完成了參考流程內容,其中包含Calibre nmPlatform和Xpedition IC Packaging設計流程軟體的關鍵元件,以支援台積電的先進SoIC技術。台積電創新的SoIC技術是採用晶片上晶圓接合製程來支援多晶片的堆疊,並提供無突起接合結構,以實現更佳的效能。

Mentor對台積電此款先進的晶片堆疊技術的支援包括:使用Xpedition Substrate Integrator軟體進行設計規劃和網表管理、使用Calibre 3DSTACK工具進行實體驗證、以及使用Caliber xACT解決方案進行晶粒間的寄生電容萃取。最近還增加了相互連結Calibre 3DSTACK結果到XSI的能力,可大幅縮短除錯和反覆設計時間。

Mentor的IC部門執行副總裁Joseph Sawicki表示,Mentor很高興與台積電合作,持續提供創新技術,讓雙方客戶能夠把眾多世界上最先進的IC帶到市場。2019年,台積電和Mentor共同開發解決方案,為客戶提供多種設計選擇,以助力其在快速成長和競爭激烈的市場中迅速推出晶片產品並脫穎而出。