創意電子發佈2.5D與3D多晶粒APT設計平台

先進客製化IC(ASIC)領導廠商創意電子(GUC)今日發佈，推出採用台積電2.5D與3D先進封裝技術(APT)製程的平台，除了可縮短ASIC設計週期，更有助於降低風險及提高良率。此平台可支援台積電CoWoS-S、CoWoS-R與InFO技術。創意電子可提供全方位解決方案：完成矽驗證的介面IP、CoWoS與InFO信號及電源完整性、熱模擬流程，以及經產品量產驗證的可測試性設計(DFT)與生產測試。

創意電子擁有多年配備高頻寬記憶體(HBM)的CoWoS-S(矽中介層)產品量產經驗。InFO設計與模擬流程搭配內部N7與N5 GLink IP(GLink為創意電子的晶粒對晶粒介面IP系列產品)也已完成矽驗證。近來創意電子使用N5製程4Gbps HBM2E實體層與控制器IP，完成了CoWoS-R(有機中介層)測試晶片驗證。目前創意電子擁有一整套經過完整矽驗證的介面IP與封裝設計，可適用於所有類型的台積電2.5D先進封裝技術，因此，創意電子可針對客戶的CPU、GPU、人工智慧(AI)、高效能運算(HPC)和網路 (Networking)產品，提供最適宜的解決方案。

2.5D多晶粒整合技術如今已趨成熟，創意電子也已在多個客戶產品上廣泛運用，新興的3D多晶粒整合技術則可進一步達到更優異的連線密度、功耗效率與極低延遲。創意電子領先ASIC產業，推出GLink晶粒堆疊晶粒介面IP，並率先採用台積電N5和N6製程。IP、設計與模擬流程將於2022年完成矽驗證，應用於不同的3D IC封裝。

創意電子總經理戴尚義表示：「創意電子在2021年開發出新一代HBM3、GLink-2.5D與GLink-3D等IP，並完成CoWoS-S/R與InFO設計平台驗證，可說是經歷了突破性的進展。創意電子一直與台積電協力合作，致力降低最先進2.5D與3D技術的使用門檻，讓客戶能開發具成本效益的高效能產品，並更快進入量產。創意電子至今已成功協助許多AI、HPC和網路客戶，採用台積電CoWoS-S及InFO技術製造產品。隨著CoWoS-R與3DIC加入APT平台，我們將能為客戶提供最完備的設計與製造服務。」

創意電子技術長Igor Elkanovich表示：「我們不僅在市場中率先推出HBM3實體層IP，HBM3控制器的效能表現也是同業最佳。我們推出的晶粒對晶粒互聯GLink-2.5D IP 更是領先業界，達到2.5 Tbps/mm邊界效率(全雙工)及0.30 pJ/bit低功耗。這些IP都適用於台積電所有類型的2.5D平台中。內部IP、支援所有台積電2.5D與3D的設計流程，加上豐富的量產經驗，讓創意電子能協助客戶迅速開發其產品，並快速進入大規模生產。」