智慧應用 影音
Microchip
DWebinar0615

新思科技與台積電開發廣泛用於台積電N4P製程的IP組合

  • 吳冠儀台北

為促進晶片創新,使設計人員能快速達成複雜的高效能運算(HPC)和行動SoC的成功開發,新思科技與台積電合作,針對台積公司N4P製程開發廣泛的DesignWare介面 與基礎IP組合。

此次合作讓設計人員得以取得高品質IP,以符合台積電最先進製程對設計和專案時程的嚴苛要求,同時達到效能、功耗、面積、頻寬和延遲性的最佳化。

台積電設計建構管理處副總經理Suk Lee表示,台積電與開放創新平台(Open Innovation Platform;OIP)的生態系合作夥伴密切合作,讓新一代設計受益於最新N4P製程在功耗及效能上的精進。

該製程提供獨特的PPA平衡,讓客戶能持續推出尖端的HPC、行動和其他高效能產品。台積電與新思科技長期合作,持續推出用於台積電最先進製程的高品質DesignWare IP,讓設計人員能充分實現N4P製程的優勢,將差異化產品快速推向市場。

新思科技IP行銷策略部資深副總裁John Koeter說道,開發用於台積公司N4P製程的DesignWare IP讓設計人員有信心能快速將IP整合至晶片設計中,並受惠於N4P製程技術在效能、功耗和面積上的精進。投入大量心力,針對先進的製程技術,開發出通過矽晶驗證並符合標準的IP,為設計人員提供達成設計要求的低風險路徑。

新思科技廣泛的DesignWare IP組合包括邏輯庫、嵌入式記憶體、IO、PVT 監視器、嵌入式測試、類比IP、介面IP、安全IP、嵌入式處理器和子系統。為了加速原型建造、軟體開發以及將IP整合至SoC中,新思科技的「IP套件式解決方案」(IP Accelerated initiative)提供IP原型建造套件、IP軟體開發套件和IP子系統。新思科技在IP品質的大量投入以及全面性的技術支援,使設計人員降低整合風險,並加速產品上市時程。