滿足3DIC設計需求 西門子EDA推出完整設計軟體工具

西門子EDA亞太區Calibre首席應用工程師Dicky Pan

隨著AI與HPC在半導體產業的重要性與日俱增，在相關晶片的開發上，3DIC成了眾家半導體業者必須導入的技術，不論是晶片設計、製造亦或是封裝環節皆與此有關，而在整個晶片的製造流程上，相關的軟體工具的完整度，成了晶片優劣的重要關鍵。

西門子EDA對於3DIC的設計流程提供了一套相當完整的解決方案，大致上包含了Xpedition Substrate Integrator、Xpedition Package Designer、Aprisa Place and Route與極為重要的Calibre 3DSTACK平台。

裸晶連結正確性成3DIC設計關鍵之一

Xpedition Substrate Integrator本身可以說是西門子EDA在3DIC設計的起始工具，工程師可以透過圖形化介面，設計3DIC內的裸晶位置與數量，以及裸晶的種類，依照工程師在封裝類型產品的不同，來進行Cross-Die Routing規劃。

西門子EDA亞太區Calibre首席應用工程師Dicky Pan表示，廣泛來說，就封裝中介層種類的差異，大致上可以分為Silicon與 Organic兩種不同的材質，前者適用的工具為Aprisa Place and Route，後者則是Xpedition Package Designer。就3DIC的設計上，其實頗有客製化的意涵存在，主要的原因在於，工程師可以依照需求，透過Xpedition Substrate Integrator畫出他所認知的布局設計圖樣，但畫出來之後，裸晶之間，亦或是裸晶與Interposer之間的連結是否能正常運作，而這樣的設計，是否又能符合晶圓廠與代工廠的設計規範？這樣的結果就必須利用Calibre 3DSTACK的DRC(Design Rule Check；設計規則驗證)與LVS(Layout versus schematic；電路布局驗證)來加以確認。

散熱與應力模擬至關重要，關乎研發與晶片成本變化

而Calibre平台內含不同的工具，其主要重點，大致可以分成三大類，首先是針對晶片本身在不同負載的效能設定，其次則是散熱模擬的分析，第三則是應力分析。

Dicky Pan談到，在完成晶片內部的功能區塊與不同裸晶的堆疊及擺放後，對於晶片本身在一般工作、休眠與高速運作之下，自然會有不同性能上的表現，在這之後，所衍生的就是晶片內部的散熱狀況，是否影響整體晶片的運作，這就會進一步帶到晶片本身的應力分析的問題。他表示，通常晶片在堆疊的情況下，正常情況都是同時在發熱，如果溫度過高，對於晶片本身的效能表現就會大打折扣，甚至會有晶片炸裂的問題產生，也就是晶片的壽命過短，反而徒增不必要的成本，所以散熱模擬與應力分析，其實是一體兩面的問題，必須同時兼顧，一旦出現異常，晶片內部模塊位置就必須重新調整，直到在進行模擬分析時能正常運作，方能過關。

其中在散熱模擬的環節上，西門子EDA借用Project Sahara與Flotherm之間的搭配，來進行3DIC的散熱模擬。Dicky Pan指出，Flotherm是西門子EDA旗下在系統機構散熱模擬的工具，業界能見度相當高，也因此，西門子EDA先利用Project Sahara在3DIC的轉譯能力，將3DIC的資料轉譯，Flotherm能夠讀取，如此一來3DIC的散熱狀況便能一覽無遺，工程師能視其結果進行調校。

而應力分析則是由Calibre Glacier來負責，它包含電子與機構兩大面向的應力分析的處理工作，但主要還是聚焦在3DIC內的封裝、裸晶與晶片堆疊的應力分析。誠如前述，散熱模擬與應力分析是一體兩面的課題，原因在於一旦知道散熱結果之後，應力分析的結果也可呼之欲出，Dicky Pan強調，工程師在處理晶片內部設計時，散熱與應力問題其實可以同時去分析處理，換言之在實務上也沒有先後處理的問題。

西門子EDA在3DIC軟體工具市場的競爭優勢，主要是來自Calibre在實體驗證環節的市佔率極高，本身就有相當良好的基礎存在，再加上西門子EDA本身也有Flotherm這套機構散熱模擬引擎，相互搭配之下，能為客戶帶來相當好的3DIC設計的成效。如欲了解更多，歡迎連結至白皮書下載。