Cadence與台積電推動5nm與7nm+創新

益華電腦(Cadence Design Systems, Inc.)持續與台積電合作，推動行動及高效運算(HPC)平台的5nm和7nm+ FinFET設計創新。Cadence數位、簽核與客製／類比工具已於台積電5nm及7nm+製程獲得最新設計規則手冊(DRM)及SPICE認證。對應製程設計套件(PDK)現已開放下載。

Cadence所提供從設計實現到最終簽核的完整數位設計流程，已通過台積電5nm及7nm+製程認證。Cadence的7nm+製程全流程包括 Innovus設計實現系統、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案、Voltus-Fi客製電源完整性解決方案、實體驗證系統(PVS)及布局依賴效應(LDE)電力分析。針對5nm製程認證的工具包括Innovus設計實現系統、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案、Voltus-Fi 客製電源完整性解決方案、PVS中的電路布局驗證(LVS)功能和LDE電氣分析器。

Cadence的7nm製程數位與簽核功能也備有5nm及7nm+製程。其中有些功能包括設計流程中的金屬切割處理、通路銅柱支撐、時脈網格以及匯流排繞線。這些能力使得客戶能夠成功設計出具有更佳功率、性能與面積(PPA)指標的行動和HPC系統，同時減少迭代，並達成成本與性能目標。

經過認證的客製／類比工具包括Spectre加速平行模擬器(APS)、Spectre eXtensive 分割模擬器(XPS)、Spectre RF和Spectre電路模擬，以及由Virtuoso Schematic編輯器、Virtuoso布局套裝和Virtuoso類比設計環境所構成的Virtuoso產品套裝。

運用Virtuoso先進節點平台的最新功能和設計方法，客戶得以較傳統的非結構式設計方法更加提升客製實體設計產能，並且在Virtuoso和 Spectre工具的先進能力加持下，不致增加耗費精力與週期時間。

Cadence針對台積電5nm及7nm+製程技術提供多種客製／類比強化功能。例如，Cadence所推出的加速客製布局及路由方法能夠幫助客戶改善產能並達成其功率、多重曝光、密度和電遷移要求。此外，Cadence推出5nm製程專屬的通用多網格鎖點、不對稱上色支援以及功率／地軌電壓依存規則支援。

台積電設計基礎架構行銷事業部資深協理Suk Lee表示，運用最新設計規則和PDK，最具競爭力的客戶已經在最先進的製程平台上開始設計複雜的SoC產品。透過與Cadence的持續合作，已就5nm和7nm+設計認證他們的工具和流程，幫助顧客在快速且可預測的時間內達成他們的設計目標。

Cadence副總裁暨數位簽核事業群總經理滕晉慶博士說，過去幾年來，Cadence在數位與簽核及客製／類比工具工具上進行全面優化及性能改善，藉此更加積極促進先進節點的採用。與台積電擴大合作，致力開發能夠支援其5nm及7nm+製程技術的工具和流程，並且Cadence通過台積電最新製程認證，將更積極與採用最先進製程節點的客戶展開合作。