Cadence年度大會 展現3D IC與AI啟動EDA的技術實力
- 吳冠儀／台北
-
一年一度的CadenceLIVE Taiwan 2023 使用者年度大會於八月底圓滿落幕，會中邀請包括台積電、力旺電子與台大等在內的重量級技術合作夥伴與專家提供專題演講，以及近20家產業學界專家分享實際經驗與趨勢觀點，為台灣半導體業界完整呈現一場EDA技術的科技饗宴。
Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶先生在主題演講中勾勒「智慧系統設計（Intelligent System Design）」的策略，提綱挈領的介紹全流程的EDA設計解決方案，做為回應產業界面對來的太快、太急、也太猛的技術與需求，讓半導體產業繼續追逐令人稱羨的長期成長機會。
活動圍繞於兩個重要的主題，首先就是人工智慧（AI）的技術所扮演的吃重角色，這也標示著使用AI與ML（機器學習）技術，正在為產業界紛紛開出的超級晶片專案找出良方，這些跑著高速的時脈速度，使用最新先進的晶片製程的生產挑戰的大型晶片，Cadence的工具發揮關鍵的效益，做好高複雜度的設計規劃、驗證與封裝測試的每一個關鍵環節的自動化輔助，讓半導體產業可以更快速的擁抱高速成長的契機。
AI技術的加持，晶片系統級分析與最佳化工具呼之欲出
滕晉慶強調Cadence結合AI與ML技術解決IC設計工程團隊追求提高生產力、功耗、效能和面積（PPA）的關鍵目標，其方向區分為ML Inside，也就是Cadence利用AI技術改善EDA工具內部的演算法效率，直接提升EDA工具的效益；而另一個方向ML Outside，則是因應客戶端需要藉由舊的設計線路的反覆疊代（Iteration）設計以加速晶片Tape-out的進度，Cadence透過推出JedAI平台與API軟體套件，讓客戶可以在Cadence的EDA平台上利用自家獨門的數據，使用增強式學習來調教自家專屬的設計流程，以加快新晶片Time-To-Market的上市計畫。
Cadence用AI技術的對內、對外雙管齊下的策略，提供全面的AI驅動的產品整合平台，包括數位系統設計、電子驗證與簽核、類比設計、PCB設計的多樣化產品線組合，採用最佳化的運行模式，讓客戶端經驗豐富的工程團隊大量減少工程除錯的時間，大幅度提升設計生產力，Cadence同時更進一步預告下一代EDA系統將轉變成多用途、多工具的協作平台與應用。
Cadence將持續在AI技術上做更大的投資，有鑑於產業界期盼AI技術能夠做出晶片設計中最複雜的系統架構設計輔助，以及系統最佳化的工作發揮雄厚潛力，Cadence將嘗試繼續在更大的AI模型與框架，以及善用GPU運算力的機會，來探索這個未知的領域，並且劍及履及的在2022年收購一家史丹佛大學的新創團隊Cascade Technologies，在GPU運算上開啟更大的機會與雄心，也為未來的EDA工具擘劃更大的技術發展遠景。
3D IC的先進封裝技術風起雲湧，創造後摩爾時代的輝煌時刻
第二個主題就是3D IC的先進封裝技術的新發展，滕晉慶看好TSMC所制定3Dblox的3D IC設計程序的標準，讓3D IC封裝的流程有了共同的腳本語言（Script）與程序，這對於產業界如火如荼的發展異質整合晶片技術，奠定了良好的基礎。
滕晉慶表示Cadence很早就開始與TSMC密切合作參與3Dblox標準的討論與進程的安排，目前Cadence Integrity 3D-IC平台已經可以支援3Dblox腳本，以Cadence所提供的設計平台與工具，將可以滿足高複雜度的3D、2.5D封裝的技術要求，尤其讓設計規劃、實現和系統分析的工作，整合在統一的介面上管理，對工程設計團隊而言是吃了定心丸。
值得一提的，新的半導體製程節點即將開始進入3D架構的演進，Cadence多物理系統分析事業群研發副總裁顧鑫（Ben Gu）先生觀察到未來包括Nanosheet或是GAA架構下的晶片散熱能力的挑戰，都讓未來的3D IC的設計難度快速增加，多物理模擬的技術變得更加重要，他也大膽預言，未來領先的晶圓廠都會要求晶片設計團隊除了做電子簽核程序之外，還需要追加熱簽核驗證程序後，才可以順利進入投產。晶片設計需要同時通過熱完整性、功率和靜態時序分析能力，驗證系統級PPA良好的表現至關重要，EDA的模擬工具將扮演關鍵的角色。
展望大量的複雜晶片設計挑戰源源不斷，產業界與學術界培養工程師數量遠遠趕不上技術的指數性成長需求，EDA工具對台灣半導體產業的重要性不言可喻，滕晉慶認為目前Cadence的整體技術發展正在一個正確的道路上，許多目前所見到的艱鉅挑戰正在激勵工程師團隊的創意以解決問題，Cadence將持續擴大台灣研發中心的投資，投資台灣將持續不斷，將與客戶持續開創半導體的輝煌時刻。
