KGD、HYPERRAM與PCB布局 賦能邊緣A市場擴張

隨著企業在工業控制、邊緣AI（Edge AI）與工業物聯網（IIoT）領域加速進行技術與市場擴張，系統的穩定性與能效變得至關重要。高頻寬、低功耗的記憶體解決方案是支撐這些前瞻應用的基石。

針對硬體開發團隊在整合KGD（Known Good Die）、DRAM、LPDDR及HYPERRAM時常面臨的技術挑戰，本文彙整了華邦電子的專業工程建議，提供詳盡的系統設計與PCB布局（Layout）指南，協助工程師避開潛在的設計盲區，加速終端產品的上市時程。

核心技術摘要

KGD電源設計：強烈建議保留所有Power/Ground pads的打線接合（Wire-bonding），以確保高頻運作下的抗雜訊能力 。

PCB布局最佳實踐：去耦電容應緊鄰 VCC/GND 腳位，並在晶片下方保留大面積的電源與接地平面 。
HYPERRAM 架構優勢：無需高速PHY，開發者可省下昂貴的PHY授權費用，並具備高度的控制器開發彈性 。

隨著企業在工業控制、邊緣運算（Edge AI）與工業物聯網（IIoT）領域加速進行技術與市場擴張，系統的穩定性與能效變得至關重要。針對硬體開發團隊在整合記憶體時常面臨的技術挑戰，本文彙整了華邦電子的專業工程建議，透過一問一答的方式，協助工程師快速釐清KGD、DRAM與HYPERRAM的設計規範與 PCB 布局盲區。

Q1：對於KGD（Known Good Die）產品，是否可以省略Power/Ground pads 的 wire-bonding 設計？

A：不建議這樣做 。產品的設計與測試是基於所有訊號皆正確連接，且電源與接地條件完整的前提進行 。我們無法評估每個客戶系統在電源供應能力或抗雜訊能力方面的表現 。此外，高頻產品需要更強且更穩定的電源供應性能 。因此，我們強烈建議將所有Power與Ground pads都進行wire-bonding 。所以如果有此特殊需求，還請直接與我們聯繫 。

Q2：DRAM、LPDDR和HYPERRAM在PCB 上的布局（layout）規則是什麼？

A： 基本原則是將去耦電容（decoupling capacitor）儘可能靠近電源與接地（VCC/GND）腳位放置 ，並且在晶片下方保留較大的VCC/GND平面區域，以降低雜訊的影響 。

Q3：在HYPERRAM產品的系統設計中，是否可以省略 RESET# 腳位，並讓它在系統中保持未連接？

A： 從設計角度來看，RESET#腳位可以被省略，因為當沒有外部控制訊號連接時，HYPERRAM裝置會在內部將 RESET# 訊號拉為高電位 。因此，初始化與正常運作並不會受到影響 。然而，我們仍不建議省略此腳位 。不同客戶的系統架構與控制能力各不相同，根據我們的經驗，在上電過程中可能會出現非預期或無法控制的訊號 。這種情況可能導致HYPERRAM發生當機，且此問題無法透過軟體重置來解決 。

Q4：為什麼不同容量的HYPERRAM產品在特性上會有所差異？

A： HYPERRAM產品並不是在JEDEC制定下統一標準 。在多個產品世代的開發過程中，隨著產品開發週期及客戶需求的演進，我們持續導入新的功能與改進，以符合市場應用與客戶需求 。因此，不同產品世代以及不同容量之間，會存在一些固有的特性差異 。如果需要更進一步的資訊，請直接與我們聯繫，我們可以提供更多建議與設計上的注意事項 。

Q5：HYPERRAM與DDR/LPDDR的控制架構有什麼差異？

A： HYPERRAM的主機裝置控制架構與傳統DDR/LPDDR不同。HYPERRAM不需要高速PHY，客戶可以依據自身的設計能力自行開發控制器，這也有助於避免與PHY相關的授權費用 。如果客戶在開發 HYPERRAM控制器時遇到困難，我們也有合作夥伴廠商可以提供支援 。若需要更多資訊，歡迎隨時與華邦聯繫 。