非揮發性記憶體的轉變趨勢

旺宏電子資深行銷經理 Ralf Kilguss

旺宏電子資深行銷經理Ralf Kilguss，以「非揮發性記憶體轉變趨勢」主題演講時表示，非揮發性記憶體(Non-Volatile Memory；NVM)的技術演進，其製程技術從過去130微米，進入90、45、30奈米等電路節點的製程微縮，此趨勢向下到2x奈米時代時，開始出現技術上的分界…

旺宏電子資深行銷經理Ralf Kilguss指出，像是過去主導快閃記憶體達30年之久的浮動閘(Floating Gate)技術，將因元件上的物理極限而逐漸引退，改由SONOS(電荷捕捉；Charge Trapping)、PCM相變化記憶體等搭配三維空間幾何結構的技術來接手。

在資料格式方面，以往以程式碼為主，逐漸轉進以資料儲存為主；記憶晶胞排列結構從以前的平面衍生至垂直閘甚至3D立體結構。旺宏在Charge Trapping製程開發已有多年產品量產的經驗，加上最近所研發的3D VG(Vertical Gate)也已經做到8層立體堆疊的結構，因而大幅提升記憶體密度，並兼具成本製造的優勢，對於旺宏自身的競爭力有大幅抬升的效益。

快閃記憶體串列化 降低訊號線數與封裝成本

過去行動平台的零組件中，基頻處理器晶片(BaseBand Processor；BB)與PSRAM /NOR MCP記憶體晶片之間，是採用資料╱位址線各自獨立解碼(De-Multiplexed)的方法設計。當基頻處理晶片與NOR MCP晶片容量增加時，多出的位址線解碼往往造成對外封裝訊號╱腳位數爆增，導致增加功耗、廢熱之外同時也增加成本。此外MCP也因其封裝腳位有所限制的情況下，也導致I/O效能跟著被侷限。

為了克服上述的種種缺點，近年來陸續有ADMux MCP與AADMux MCP等新技術導入。這些技術乃是將位址線與資料線兩者共用1線，也就是所謂串列式架構，藉由其他控制訊號的方法，來執行區隔解碼，如此可有效降低MCP多晶片構裝的封裝訊號線╱腳位數成本，當然在效能上，則是因為需要在共享的位址╱資料線付出更多時脈來做分離處理，使得整體傳輸效能相對降低。

旺宏所提出的Serial NOR Flash串列式快閃記憶體架構，採以串列方式與BB基頻晶片溝通，其中僅需要以最多8條訊號線，搭配4倍I/O 與DDR傳輸模式提升讀寫效能，在存取效能上幾乎可相比於以往並列式快閃記憶體。這不僅簡化了PCB板佈線空間與面積，同時大幅縮減系統成本。

Ralf出示一項效能對照表說明，傳統16bit並列式快閃記憶體(Parallel NOR Flash)其傳輸速率約210Mb/s，若使用分頁模式(Paged mode)則可增加到約360Mb/s。至於Serial Flash傳輸速率在50MHz時僅50Mb/s，不過傳輸速率可隨著時脈拉昇而增加，在104MHz的時脈且在Quad I/O模式下，其傳輸速率可達416Mb/s。旺宏適度控制在75MHz且開啟倍傳輸模式(Double Transfer Rate；DTR)下，搭配一般基頻處理器快取控制器寬度約10~20字組情況下，其傳輸效能已跟分頁模式╱並列Flash相當，最高傳輸速率可達約600Mb/s。

Ralf表示，旺宏是全球最早推出高密度(256Mb)、DTR模式串列快閃記憶體的領導廠商。2010年在全球串列式快閃記憶體的市佔率高達38.8%。目前針對3V工作電壓的市場，旺宏推出支援單一I/O傳輸模式、涵蓋512Kb~512Mb全容量的MX25L，以及可支援多I/O與DTR模式的64/128Mb MX25L產品；同時也提供針對2.5V工作電壓且支援多I/O、涵蓋512Kb~64Mb的MX25V，以及低電壓1.8V、4Mb~512Mb的MX25U串列記憶體產品。旺宏表示其身為市場領導者，應致力推動各串列記憶體廠商規格標準化，以利各種系統業者的使用。旺宏自2010年以來便全力推動SFDP(Serial Flash Discoverable Parameter)規格，廣獲同業支持，JEDEC於2011年5月最終定案。而JESD216已成為串列記憶體的業界標準化規格。

SFDP與並列式記憶體的CFI(Common Flash Interface) mode有異曲同工之妙，系統業者只需讀取SFDP內容，即可得知串列記憶體的介面與特性，不需經過特性驗證，此功能可大幅增加Flash使用的便利性，有利於降低系統業者生產與研發成本。旺宏電子即日起開始陸續提供SFDP功能產品。

未來智慧型手機的趨勢

一般功能手機內，可發現具備1顆BaseBand/DSP基頻處理器晶片，外加連接PSRAM/NOR的MCP晶片；然而在智慧型手機中，除了BB之外，會多出1個應用處理器(Application Processor)晶片，該AP用來處理攝影、Wi-Fi無線網路、FM廣播、GPS等功能外，同時也肩負觸控螢幕、音訊晶片、節電管理處理等任務。至於所需要的記憶體，則是由NAND Flash與LP DDR所組成的MCP記憶體晶片。

Ralf認為在未來的2、3年(2013)，基頻處理器(BB)與應用處理器晶片將會合而為一。而當那時刻來臨時，將會選用eMMC或3D NAND記憶體晶片，同時搭配LPDDR2與NOR或PCM技術做MCP封裝的記憶體晶片。相對的，傳統PSRAM/NOR的MCP晶片將不再適用。

旺宏目前短程目標將是儘快完成1.8V串列快閃記憶體各式容量的產品。中程目標則是持續投入研發，提出完整的行動記憶體應用方案，並積極建構下一世代PCM相變化記憶體暨可變電阻式記憶體技術，及早為未來在無線行動裝置上其MCP所需之嵌入式記憶體晶片做準備。