Cadence以代理式人工智慧推動晶片智慧自主設計的普及

Cadence研發主管於Agentic AI技術研討會展示全系列代理AI解決方案。Cadence

代理式人工智慧（Agentic AI）躍昇為產業界的熱門議題，激勵IC設計的應用開啟全新的應用領域，EDA國際大廠益華電腦（Cadence Design Systems，以下簡稱Cadence）於2026年5月27日在新竹舉辦「智慧自主：Cadence Agentic AI技術論壇」，提供台灣IC設計產業一個深度的探詢與實際體驗的機會。

Cadence台灣區總經理宋栢安（Brian Sung）的開場致詞中，他觀察到現場的來賓帶著NB來參加論壇，當中仍抽空修改著自己撰寫的程式碼，展現台灣工程師的努力與堅持，在工程業界逐步接受大語言模型（LLM）生成程式碼的世代，他提醒重新思考工程師的新價值與新機會，尤其在駕馭Agentic AI技術之際，新的AI工具正標示著寫程式已不再是唯一核心技能，更重要的是轉向設計創意與架構精緻化的能力，以及驗證新的晶片設計能被正確實作並有高效運作的實際成效。

論壇的主題演講由資深產品管理事業群總監Matt Graham擔綱，他將2026年4月舉辦的CadenceLIVE Silicon Valley論壇中展現Agentic AI的產品藍圖做了聚焦，Cadence持續努力運用Agentic AI推進「虛擬工程師」協作的新目標，賦予LLM具備自主推論與呼叫工具的能力，揭示使用者僅需以自然語言描述晶片的需求與規格，而Cadence設計工具的AI代理功能就能接續自動完成從架構、布局到驗證的設計流程，透過人類工程師指揮數十甚至上百名「虛擬工程師」協作，大幅加速複雜IC設計流程的重大突破，進而解決半導體產業界突破人才短缺的瓶頸。

推動Cadence AgentStack產品線上市 以Agentic AI邁向設計自動化之路

Cadence善用汽車產業的自駕車系統的Level 1到5的功能來比擬，將旗下的EDA工具分成三個階段的分類，首先是稱為「Optimization AI」最佳化設計的產品線，這是指現階段透過機器學習（AI/ML）與演算法完成的應用軟體，主要發揮在PPA最佳化，或是提高設計驗證的效率，當中他舉出最膾炙人口的兩個範例是Cerebrus AI在SoC數位設計或是繞線設計的簽核，以及設計驗證（Design Verification）上的Verisium AI驗證平台，二者皆展現在生產力與效率提升的強大優勢。

第二階段稱為稱為「Tool Agents」，這是將Cadence的每一個重要產品加以轉化成獨立的Agent，並使用LLM提供自然語言的對話，除了在操作介面上解決複雜的功能指令與參數設定、功能查詢或使用建議等工具之外，最主要的功能是發揮在除錯、系統層設計上的輔助，讓「Tool Agents」理解使用者的設計意圖，成為更容易使用的助手，擺脫看不完與查不盡使用手冊的困境。

第三階段就是「超級代理 (Super Agents)」的AI工具，這可以舉Cadence的ChipStack等AI Super Agents工具組合做為代表，這些系列的「Super Agents」橫亙Cadence整個EDA產品線的所有成分，透過「Super Agents」調用不同階層的Agent來完成自主設計所需要的工作架構，瞄準達成初步自動化與自主設計的流程的發展機會，值得一提的，這個架構最重要的是同步讓工程師在整個自主設計流程中，隨時可以進行介入、檢查、監督與下達是否繼續執行的流程，而「Engineers in the Loop」的堅持成為確保設計的品質與精準度的必要手段。

Cadence在代理AI的布局除了專為DV所開發的ChipStack之外，還有包括ViraStack（客製化與類比設計）、InnoStack（數位設計與簽核）、3DStack（3D IC設計）與SystemStack（多物理場模擬）所一共打造的五個獨立「Super Agents」產品線，以及用於跨設計堆疊、調度代理工作流程編排架構的「Cadence AgentStack」作為主控代理，這些產品線預計2026年下半開始陸續上市，有些最早的「Super Agents」產品在6月底就可以先看到。

設計規格與意圖的理解是Agentic AI運作架構的關鍵起點

Graham整理大部分工程師對Cadence AgentStack最常關注的問題，發現普遍的關心圍繞在Agentic AI能否產生好的RTL程式碼能力，對此他也強調「Engineers in the Loop」的重要概念，Cadence嘗試協助人類工程師透過Agentic AI去管理正確的產品設計過程與確保設計品質， 而工程師的監督還是關鍵。

另一個常被問的，對於Agentic AI是用RTL碼去建立TestBench平台做設計驗證的懷疑，Graham強調Cadence不是用RTL碼來做驗證測試，而是從設計規格、意圖來做測試計畫，再接續扮演與組合成一個高品質輸出的標準驗證程序，這顯示Agentic AI工作架構雖然讓使用者可以借助自主調用底層多個Agent工具、組成龐大的平行化的運作流程，但是核心是建立在Agentic AI了解設計意圖的重要性，透過AI與人類工程師多層次的對話、平行處理多個協作後，產生一個完整的設計晶片的架構，所以掌握清晰的設計規格是Agentic AI的起點。

再者，Cadence以Mental Model做為理解設計意圖與降低AI幻覺的一個重要技術，其直接驅動Agent整合包括設計規格文本、RTL代碼、設計參考文件，然後建立設計意圖與知識庫，根據這些意圖再搭配ChipStack去扮演一個類似於初階工程師的角色，Cadence整理出一套端到端的Agentic AI工作架構，首先從規格建立的基礎階段，透過Agents爬梳文件、舊有的RTL與初步的規格文件資料的整理，第二階段是建立基礎的Mental Model了解設計的意圖、限制與需求，第三階段是建立測試計畫，然後分享這個計劃給不同的Agent，各自產生測試計畫與驗證程式碼，第四階段是透過Agent執行代碼，以及的第五個階段做為整理測試成果與除錯設計程式碼，這些過程可以反覆特定的迴圈或是迭代，一直到高品質的設計工作可以完成。這也再一次闡述人類工程師與ChipStack的合作的模式，其成功設計的關鍵，將不再是以寫出多好的RTL為核心，而是轉而透過定義出更好的設計規格文件與需求，讓Agentic AI達成自主執行任務。

Jasper AI與ChipStack緊密整合加速Formal驗證的程序

接續由Cadence 技術專家談AI與形式驗證（Formal Verification，形式驗證）的整合，聚焦於Jasper產品線與ChipStack的強勢整合而形成的重要程序，並針對IC設計初期驗證進行有效的設計評估，其可以在ChipStack的輔助執行Testplan和Testbench的內容生成，透過Agent去自動呼叫Autocorrect Sub-agent來做自動修正與反覆迭代驗證，一直到完成Formal簽核，這個流程一般約15到20分鐘就可以完成一個Formal驗證的程序，效率相當吸引人，並讓工程管理者可以在很短的期限內能夠能找到問題，具有重要的功效。

ViraStack展示類比線路設計的Agentic AI工作架構

Cadence技術專家接續深度介紹展示ViraStack類比線路設計的Agentic AI工作架構，技術專家以Cadence的Virtuoso產品搭配ViraStack做為範例，展示不同的底層傳統工具與Agent的串接與呼叫整合，使用自然語言的方式指揮Agent來做一些諸如設定快速執行的程序以改善效率，透過與Help Agent的對話來駕馭演算法優化與迭代以獲得更有效率的結果，也使用SKILL Agent來幫你寫程式碼，逐步往自動化的路上前進。

下午場次的產品展示包括Allegro X AI來做PCB 設計，介紹AI驅動PCB自動化的設計流程；另外，Cadence 也介紹Optimality Explorer所做的多物理場功能驗證與設計自動化的功能，聚焦於線路繞線設計時的電子訊號完整性（SI）與熱效能上的優化做到設計收斂的功效。

下午Cadence深度解析數位設計的AI工具更新，介紹Agentic AI架構啟動SPEC-To-RTL來執行PPA最佳化的方法，透過上層的Super Agent的密集整合，看到用LLM做RTL生成的品質如何展現同步考量PPA的效益，他還進行幾個市場主流LLM生成RTL的實驗，發現RTL生成目前仍需要人類工程師來做優化才能推動，而Super Agent的角色仍處於輔助階段。

從跨部門的設計整合 看到Agentic AI的真正的威力

客戶分享是論壇的重頭戲之一，由聯發科技資深技術經理黃建霖分享導入Cadence Agentic AI設計實務的經驗，他觀察到目前的Agentic AI對DV工程師、架構或演算法設計工程師是相對有利的受惠者，因為透過Agentic AI工具可以加速拿到一個已經由AI驗證過的設計，省下過去大量與晶片硬體線路設計團隊來回溝通的時間。

再者，黃建霖認為企業導入Agentic AI架構時，整個公司內部原本的設計流程是沒有改變的，如果設計團隊能夠善用諸如ChipStack做為虛擬工程師的角色而得到清楚的驗證方式與流程，藉著Agentic AI強力推進而獲得一套高品質閉環的驗證流程與標準，進而一體適用到其他所有的晶片設計專案，這個Agentic AI平台提供的設計架構就有重要的價值，現實面來說，只要企業對Token和算力的預算和成本是可以接受，Agentic AI平台節省人力並提升效率是可以期待的。

他的結論是Agentic AI不代表全自動化，所有的設計節點一定要人類工程師的介入，要導入Agentic AI的架構，首先還是寫好設計規格，換句話說，如果原本就嚴苛要求規格撰寫的設計團隊，在Agentic AI世代將會非常吃香。最後，他認為Agent生成的RTL在實務上比較屬於High-Level Synthesis（HLS）或行為級描述（Behavioral Level）的思維模式與用途，工程師仍需要電路布局或過去由資料庫產生的設計架構加以組合，才能做到可用、可量產的RTL程式碼，目前Agentic AI能把Clock Gating（時脈閘控）做好已經算是厲害的。

Conformal AI Studio、數位設計的實作與簽核與InnoStack高度整合

接續由Cadence展示Conformal AI Studio與Agent的應用，改善RTL工程變更（ECO）的執行速度與修補品質大幅提升，並能夠與 Cadence 內部諸如Cerebrus等多個AI引擎一起協作與深度整合，輔助設計團隊克服晶片驗證挑戰，達成生產力提升的效益，加快低功率數位設計簽核的需求。

壓軸場由團隊詳細介紹Cerebrus搭配InnoStack來優化數位設計的實作與簽核，整合Cerebrus與Verisium驗證平台等智慧晶片設計工具，並透過Cadence JedAI資料平台串接多引擎與大數據資料，以應對大規模運算及大型晶片的設計。

誠如Cadence台灣區總經理宋栢安所言，他強調Agentic AI的設計方法與團隊運作的概念已經完成了許多驚人的突破，但這仍然只是開始，此架構透過「虛擬工程師」協作，絕對具備可行性， Cadence期盼攜手客戶一起推動晶片客製化與自主設計的普及，並創造更大的商業成功。