具成本優勢 基板內埋元件技術應用漸廣

欣興電子副總經理胡迪群

行動裝置的輕薄短小趨勢，為電子產業界帶來許多重大的挑戰，相關業界莫不苦思如何在更小的空間內裝入更多的功能，利用矽穿孔(TSV)技術的3D IC因應而生，目前半導體廠已實際應用此技術於CMOS Sensor的製作，在封裝技術已有利用PoP (Package on Package)方式進行記憶體與應用處理器，甚至是處理器與處理器的互連堆疊等。此外，具有彈性及成本優勢的基板內埋技術亦被視為實現橋接異質整合的另一主要發展方向，近來也迭有進展。
Wide I/O推動3D IC及封裝需求

推動3D IC進展的另一重要因素是Wide I/O的出現。根據JEDEC於2011年12月所頒布的JESD229規格書，Wide I/O規格為四通道，其單通道傳輸率(SDR)高達128位元，且每一通道包含300個I/O，總計1,200個I/O。為符合Wide I/O的需求，半導體業界發展出所謂的2.5D IC技術，亦即讓裸晶之間採取平行排列方式，放在Interposer(中介層)上來進行連結，可縮短訊號的延遲時間以提升整體系統效能。另從封裝的角度來看，基板業者則開發出能滿足多達上千個I/O的連結技術。

根據Yole Developpement報告及業界預估，到2016年Wide I/O產品將陸續量產，相關的邏輯及記憶體堆疊產品將逐年快速成長；主要應用則以行動裝置為主，將在2017年佔矽穿孔製程產品超過一半的比例。

被動元件內埋 已應用於高階手機

3D IC可實現記憶體和邏輯元件的堆疊，然而被動元件的整合又是另一技術挑戰。「被動元件與IC整合的成本過高，因此基板內埋(embedded)被動元件技術是較為可行的方案，此技術已開發多年，去年才開始實際應用於高階手機中。」欣興電子副總經理胡迪群說明。

整體而言，內埋式技術的優點包括可提升電性、降低雜訊、縮小產品尺寸，以及降低成本等。不過其中的挑戰也不少，例如內埋式MLCC設計、雷射導通孔、空腔(cavity)成形技術，以及高電路密度和細間距的設計考量等。欣興電子於2008年開始發展內埋式分離元件技術，目前已開發完成包括電容在內的內埋技術。

再者，欣興電子也已投入內埋式主動元件的開發，且許多業者已表達合作意願。就主動元件的內埋而言，與裸晶有關的良率提升仍是亟需克服的問題，因此目前市面已有的主動元件內埋多集中於電源管理晶片，高單價處理器則未在考量之列。

利用內埋式技術，基板能以更具彈性、低成本的方式來實現3D結構，基板業者將扮演更重要的系統整合角色。就應用面來看，由於手機等行動裝置的價格壓力日趨增加，因此在體積小型化與成本價格的取捨權衡上，內埋式基板的優勢在未來將日漸凸顯。

材料及設備進步 基板線寬線距再縮小

基本上，半導體3D IC技術在極細線距方面的表現是無可取代的。不過，基板的線寬線距在近來出現極大進展，例如欣興電子的基板線寬線距在今年底將由15 um/15um縮小至10um/10um，且預期將能於兩年內達到5 um/5um，且由於材料進步及設備改良，線寬線距甚至挑戰可能縮小至3um/3um及2um/2um。

展望未來，若要成功實現橋接異質整合並推動應用普及化，內埋式元件基板技術和相關材料、設備和製程的進展無疑將極具關鍵性，在SEMI 即將於SEMICON Taiwan 2013 期間推出的「SiP Global Summit—系統級封測國際高峰論壇」中，來自國內外的權威專家將針對3D IC及內埋式元件和基板技術進行徹底解析並分享精闢的產業觀察，共同迎接3D IC的大未來。

論壇資訊：內埋元件技術論壇

時間：2013年9月6日 星期五 08:30-15:50地點：台北世貿南港展覽館 5F 504 BC會議室題: Bridging The Last Mile: Chip-to-Substrate Interconnections / 橋接晶片至基板互連的最後一哩